模拟集成电路是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号。如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路包括放大器、滤波器、反馈电路、基准源电路、开关电容电路等。

模拟集成电路根据输出与输入信号之间的响应关系，又可以将模拟集成电路分为线性集成电路和非线性集成电路两大类。前者的输出与输入信号之间的响应通常呈线性关系，其输出的信号形状与输入信号是相似的，并且按固定的系数进行放大的。而非线性集成电路呈现非线性关系，比如平方关系、对数关系等，故称为非线性电路。常见的非线性电路有振荡器、定时器、锁相环电路等。

模拟集成电路处理的信号是连续变化的模拟量电信号，除输出级外，电路中的信号电平值较小，因此内部器件多工作在小信号状态，而数字集成电路一般工作在大信号的开关状态。集成电路的主角是晶体管，模拟集成电路也一样，只是其利用的是晶体管的放大作用，而数字集成电路则是利用晶体的开关作用。

模拟集成电路设计。功能设计。根据应用场合，设定一些诸如功能、操作速度、接口规格、环境温度及消耗功率等规格，以做为将来电路设计时的依据。更可进一步规划软件模块及硬件模块该如何划分，哪些功能该整合于SOC内，哪些功能可以设计在电路板上。功能设计完成后，可以依据功能将SOC划分为若干功能模块，并决定实现这些功能将要使用的IP核。此阶段将接影响了SOC内部的架构及各模块间互动的讯号，及未来产品的可靠性。

决定模块之后，可以用VHDL或Verilog等硬件描述语言实现各模块的设计。接着，利用VHDL或Verilog的电路仿真器，对设计进行功能验证或行为验证behavioralsimulaTIon。需要注意的是，这种功能仿真没有考虑电路实际的延迟，但无法获得精确的结果。逻辑综合。确定设计描述正确后，可以使用逻辑综合工具进行综合。选择适当的逻辑器件库（logiccelllibrary），作为合成逻辑电路时的参考依据。硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要因素。事实上，综合工具支持的HDL语法均是有限的，一些过于抽象的语法只适于作为系统评估时的仿真模型，而不能被综合工具接受。

门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路是否符合功能需求，该工作一般利用门电路级验证工具完成。此阶段仿真需要考虑门电路的延迟。最后是布局和布线。布局指将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布线则指完成各模块之间互连的连线。需要注意，各模块之间的连线通常比较长，因此，产生的延迟会严重影响SOC的性能，尤其在0.25微米制程以上，这种现象更为显著。

推荐阅读：

铜箔脱落处理及低粗糙加工

铜箔断开修复及模拟电路特点

芯片生产流程及好坏检测法

专用集成电路设计与拆装要点

集成电路故障判断及元件拆卸