如何确保CPU芯片的硬件安全，是学术界和产业界一直面临但尚未解决的国际公认难题。对此，清华大学硬件安全与密码芯片实验室团队提出了基于高安全、高灵活可重构芯片架构的“CPU硬件安全动态监测管控（DSC）技术”。

据清华大学官方消息，DSC技术充分利用了可重构动态监测管控芯片的特性，能够在CPU运行过程中快速检测出由于遭受恶意硬件攻击或者由于硬件漏洞、前门、后门被非法利用而引起的CPU非预期行为。在此基础上，再根据用户需要对CPU芯片进行技术管控，例如，在检查出非预期行为后，可随即暂停CPU的工作、可报警并继续收集攻击数据然后再暂停CPU的工作、也可切断恶意硬件攻击的信号路径等。

换而言之，DSC技术通过动态、实时监控CPU运行过程中的“合法行为”来发现“非法行为”。

该技术将CPU从逻辑上分为两部分：一部分是CPU运算引擎，另一部分是CPU监测管控电路。监测控制电路则借助可重构计算逻辑，在不影响运算引擎正常工作的情况下，通过对比CPU运行时硬件的实际行为与指令集给出的预期行为的差异，来实时判断CPU是否产生了非预期的操作，进而判定其是否存在硬件安全威胁。

此外，清华大学官方消息也指出，DSC技术首次实现了芯片内第三方硅监控的CPU硬件安全解决方案，大幅提升CPU芯片的硬件安全性。目前，有多家服务器企业已基于该技术完成了高性能商用服务器的研制，部分产品已上市销售。

推荐阅读：

疲劳程度检测器电路方案设计

简述fpga和单片机的区别

如何设计满足PFC和THD标准的LED驱动器电路方案

如何利用MCU的PWM产生负电压

电源转换的选择