发布时间：2023-04-14 阅读量：26234 来源: 我爱方案网 作者: Doris
假设MCU的供电是3.3V，ADC能够测量的电压范围是0-3.3V，如果要测量如电池电压6V的这种场景，该怎么办呢？
很容易能够想到的方法是先进行电阻分压，将高于3.3V的电压分到ADC的量程内进行采集，最后再换算回实际电压。这就引入了一个问题，分压电压该选多大？比如进行1/2分压，是选2个1KΩ串联还是选两个1MΩ串联呢?电阻值能否随意选择呢？
先说结论：电阻不能随意选，首先它不能太大！
以STM32F103为例子，在数据手册中可以看到外部输入阻抗有一个最大值50kΩ的要求。
这个值是由下面的计算公式算出来的
需要注意的是输入阻抗的最大值并不是固定不变的，不是说只要小于50kΩ就可以，因为它和ADC时钟频率、采样周期、转换位数都有关系。比如上面表格中，当ADC时钟频率14Mhz，采样周期1.5 cycels，转换位数12时，最大输入阻抗就是0.4kΩ。
Tab 46标称的最大输入阻抗50kΩ，是在ADC时钟频率14Mhz，采样周期55.5 cycles，转换位数12时计算出来的值,它同时也是ADC模块所能接受的最大值 (受硬件决定，这也是为什么Tab 47最后两行写NA的原因，虽然根据公式也能算出来一个比50更大的值)。
简单来说，可以这么理解：因为ADC内部的采样保持电路(电容组成)，如果外面的电阻大，就会导致RC电路充电时间长，如果采样周期小，就会引起电容在没完全充满电的情况下就被采集，自然ADC得到的数就不准。
从提高ADC采样速率的角度来说，电阻越小，RC充放电速度快，ADC的采样速率就能更高。不过电阻小，会增大功耗，在对功耗有要求的场合，这个电阻还不能选的太小。
对于必须低输入阻抗，同时又需要低功耗的场合，可以先用大电阻分压，后面再用运放跟随器的方式。
电阻大小的问题说完了，还有最后一个问题，等效输入阻抗和第一幅图里的两个串联分压电阻是什么关系？等效输入阻抗是R1、还是串联值R1+R2，还是并联值R1*R2/R1+R2
呢？这个问题曾困惑了我好久，当年上学时学的理论知识全交给老师了
。
这个问题可以这么简单想，假设R2是0Ω，进入到ADC的电压就是GND，和R1是多大就没关系了，等效输入阻抗就是0Ω。再假设R2无穷大，等于是断开，电阻只有R1了。这么一想答案就清晰了吧，等效输入阻抗是两个分压电阻的并联。
来源： TopSemic嵌入式
【小知识】时钟芯片一种高性能、低功耗、带RAM的实时时钟电路，英文名称：Real-time Clock/Calendar Chip（简称：RTC），可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能。采用IIC通信接口。
晶振作为电子设备的"心跳发生器"，其起振状态直接决定系统能否正常运行。本文深度解析四种检测方法的实战要点：示波器法需规避探头电容引发的停振风险，万用表电压法需警惕芯片故障导致的误判，频率计通过波形特征精准锁定起振状态，而听声辨振实为认知误区——人耳可闻的异常声响反而暴露晶振缺陷。随着5G/新能源产业爆发式增长，国产晶振厂商正加速技术攻坚，保障起振检测的可靠性已成为行业刚需。
可编程晶振改变频率的核心原理是：通过内部集成的锁相环（PLL）和数字分频/倍频电路，对基础石英晶体产生的固定频率进行精密的数学运算（分频、倍频、分数分频），最终输出一个用户通过数字接口（如I²C、SPI）编程设定的目标频率。
晶振是电路中可以提供高度稳定时钟信号的元器件。通常一个系统共用一个晶振，便于各部分保持同步，一起“干大事”。比如在我们常用的计算机系统中，晶振可比喻为各板卡的“心跳”发生器，如果主卡的“心跳”出现问题，必定会使其他各电路出现故障。人体的心跳搏动，离不开血液。晶振也是一样，离不开电流。
晶振自身产生时钟信号，为各种微处理芯片作时钟参考，晶振相当于这些微处理芯片的心脏，没有晶振，这些微处理芯片将无法工作。晶振的作用就是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。晶振主要运用于单片机、DSP、ARM、PowerPC、CPLD/FPGA等CPU，以及PCI接口电路、CAN接口电路等通讯接口电路。
