Chiplet有望成为国内半导体弯道超车的重要途径

Chiplet是将一类满足特定功能的die，通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起，进而形成一个系统芯片。它能在不改变制程的前提下提升芯片集成度，提高算力并保证芯片生产良率，相比传统SoC在设计灵活度、设计与生产成本、上市周期等方面优势明显，有望成为后摩尔时代我国集成电路弯道超车的重要途径。

资料显示，Chiplet可在不改变制程的前提下提升算力，且保证芯片良率。Chiplet俗称“芯粒”，又称“小芯片组”，从字面意义上可以理解为“粒度更小的芯片”。它是将一类满足特定功能的die，通过die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起，进而形成一个系统芯片。它可以有效提升芯片的集成度，是在不改变制程的前提下提升算力，并且保证芯片生产良率的一种手段。

目前，Chiplet市场规模正不断扩张，预计2034年有望达到570亿美元。Chiplet可在一定程度上避免摩尔定律放缓的窘境，全球半导体龙头企业积极推进，市场规模有望实现高速增长。Omdia指出，2018年全球Chiplet市场规模约为6.45亿美元，至2024年将达到58亿美元，预计到2035年有望突破570亿美元，2018-2035年复合增长率超过30%。

Chiplet的多种优势

与传统SoC相比，Chiplet在设计灵活度、设计与生产成本、上市周期等方面优势明显。传统SoC，即系统级单芯片，是将多个负责不同类型计算任务的计算单元，通过光刻的形式制作到同一块晶圆上。随着摩尔定律放缓，传统的SoC的生产周期越来越长，在成本大幅增加的情况下性能提升幅度有限，行业接近制造瓶颈；与SoC不同，Chiplet是将一块原本复杂的SoC芯片，从设计时就先按照不同的计算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程工艺进行分别制造，再通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统级芯片组。

相比传统的SoC，Chiplet能够有效降低研发、设计与制造成本，并显著提升芯片良率。英特尔公司高级副总裁、中国区董事长王锐在2022世界集成电路大会上表示，Chiplet技术是产业链生产效率进一步优化的必然选择。“不但提高芯片制造良品率，利用最合适的工艺满足数字、模拟、射频、I/O等不同技术需求，而且更将大规模的SoC按照不同的功能，分解为模块化的芯粒，减少重复的设计和验证环节，大幅度降低设计复杂程度，提高产品迭代速度。且有利于后续的产品迭代，缩短上市周期。”

Chiplet的主要优势包括以下三种：

优势一：降低芯片设计的复杂程度，有效降低研发与设计成本。Chiplet芯粒设计灵活，且可重复使用，通过将已知的合格芯片裸片进行集成，能够缩短芯片的研发与设计周期，降低研发设计成本。据悉，设计28nm芯片的平均成本为4,000万美元，设计7nm芯片的成本上升至2.17亿美元。而The Linley Group的白皮书《Chiplets Gain Rapid Adoption: Why Big Chips Are Getting Small》中提出，Chiplet技术可以将大型7nm设计的成本降低25%。；

优势二：提升良率。SoC将多个不同类型计算任务的计算单元以光刻形式集成在同一片晶圆上，随着先进制程不断推进，单位面积上集成的晶体管数量越来越多，设计周期越来越厂，芯片面积也在加大。高性能计算等领域巨大运算需求推动逻辑芯片运算核心数量上升，配套SRAM容量、I/O数量随之提升。随着芯片面积的加大和集成的晶体管数量增多，对制造过程中的芯片良率提出较高挑战，让芯片生产中的工艺误差和加工缺陷显得愈发明显，一个微小的缺陷就可能导致整个大芯片报废。Chiplet技术将大芯片分割成不同功能模块进行独立制造，通过将广泛的、成熟的芯片裸片进行集成，只需保障各个被集成的成熟芯片良率即可，能够降低先进制程的研发与制造风险，有效提升良率。

优势三：大幅降低芯片制造成本。SoC中的逻辑计算单元对性能要求高，整体依赖先进制程，具有极高的生产壁垒与制造成本；Chiplet方案则可针对不同的模块采取不同的合适的制程，分开制造，最后采用先进封装技术进行组装，能大幅降低芯片的制造成本。

在多项优势的加持下，Chiplet技术已逐渐成为芯片厂商较为依赖的技术手段，被认为是未来芯片行业发展的重要方向。截至目前，芯原股份、长电科技、OPPO、阿里巴巴等众多国内知名企业已经开始研究Chiplet技术，共同构建Chiplet生态体系，助力行业快速发展。