长电科技宣布Chiplet高密度多维异构集成系列工艺已进入稳定量产阶段

发布时间:2023-01-6 阅读量:910 来源: 我爱方案网整理 发布人: Aurora

今日,长电科技宣布,公司XDFOI™Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段,同步实现国际客户4nm节点多芯片系统集成封装产品出货,最大封装体面积约为1500mm²的系统级封装。  

 

随着近年来高性能计算、人工智能、5G、汽车、云端等应用的蓬勃发展,要求芯片成品制造工艺持续革新以弥补摩尔定律的放缓,先进封装技术变得越来越重要。应市场发展之需,长电科技于20217月正式推出面向Chiplet(小芯片)的高密度多维异构集成技术平台XDFOI™,利用协同设计理念实现了芯片成品集成与测试一体化,涵盖2D2.5D3D Chiplet集成技术。  

 

经过持续研发与客户产品验证,长电科技XDFOI™不断取得突破,可有效解决后摩尔时代客户芯片成品制造的痛点,通过小芯片异构集成技术,在有机重布线堆叠中介层(RDL Stack InterposerRSI)上,放置一颗或多颗逻辑芯片(CPU/GPU等),以及I/O Chiplet/或高带宽内存芯片(HBM)等,形成一颗高集成度的异构封装体。一方面可将高密度fcBGA基板进行“瘦身”,将部分布线层转移至有机重布线堆叠中介层基板上,利用有机重布线堆叠中介层最小线宽线距2μm及多层再布线的优势,缩小芯片互连间距,实现更加高效、更为灵活的系统集成;另一方面,也可将部分SoC上互连转移到有机重布线堆叠中介层,从而得以实现以Chiplet为基础的架构创新,而最终达到性能和成本的双重优势。  

 

长电科技宣布Chiplet高密度多维异构集成系列工艺已进入稳定量产阶段

 

长电科技表示,目前,长电科技XDFOI™技术可将有机重布线堆叠中介层厚度控制在50μm以内,微凸点(µBump)中心距为40μm,实现在更薄和更小单位面积内进行高密度的各种工艺集成,达到更高的集成度、更强的模块功能和更小的封装尺寸。同时,还可以在封装体背面进行金属沉积,在有效提高散热效率的同时,根据设计需要增强封装的电磁屏蔽能力,提升芯片成品良率。  

 

Chiplet蓝海

 

Chiplet目前聚焦于高性能算力芯片,可以显著提升算力和能效,是持续提高集成度和芯片算力的重要途径。华为于2019年推出基于Chiplet技术的7nm鲲鹏920处理器;AMD20216月发布了基于台积电3D Chiplet封装技术的第三代服务器处理芯片,后于20223月推出了Milan-XCPU;英特尔的Intel Stratix 10 GX 10M FPGA也是采用了Chiplet技术。  

 

UCIe成立于20223月,是一个开放的产业联盟,旨在推广UCIe技术标准,构建完善生态,使之成为Chiplet未来片上互联标准,其发起人成员包括AMDArm、英特尔、台积电等半导体厂商以及Google CloudMeta、微软等十余家科技行业巨头。20228月,新增阿里巴巴、英伟达两家成员单位。  

 

Chiplet优势一:高集成度  

 

Chiplet可获得更高的集成度。通常来说,由于光刻掩膜版的尺寸限定在33mm*26mm,单个芯片的面积一般不超过800mm2,而Chiplet通过多个芯片的片间集成,可以在封装层面突破单芯片上限,进一步提高集成度。  

 

Chiplet能够提高芯片设计弹性,同时降低设计成本。SoC方案采用统一的工艺制程,导致SoC芯片上各部分要同步进行迭代。Chiplet芯片一般采用先进的封装工艺,将小芯片组合代替形成一个大的单片芯片,可以对芯片上的部分单元进行选择性迭代,迭代部分裸芯片后即可制作出下一代产品,加速产品上市周期。并且,Chiplet通过采用已知合格裸片进行组合,可以有效缩短芯片的研发周期及节省研发投入。同时Chiplet芯片通常集成应用较为广泛和成熟的芯片裸片,可以有效降低了Chiplet芯片的研制风险,从而减少重新流片及封装的次数,有效节省成本。  

 

Chiplet优势二:高良率  

 

Chiplet能够显著提高大型芯片的良率。一般的芯片生产中,一片晶圆都会切割出很多裸片。对于有缺陷且无法“修复”的芯片,剔除就可以了。在同样的缺陷分布情况下,晶圆上的裸片越大(分割的数量越少),缺陷的影响就越大(剔除的面积就约大)。Chiplet方案通过将大芯片分成更小的芯片,将单一裸片面积做小,有效地提高了芯片良率。  

 

Chiplet优势三:低成本  

 

随着工艺演进,实现相同功能的情况下单芯片面积几乎不会缩小,而Chiplet合理地将不用功能有效划分到不同工艺节点的芯片上,可以有效降低成本。在SoC设计中,模拟电路、大功率I/Os等对制程并不敏感,并无使用高端制程的必要,因此若将SoC中的功能模块划分为单独的Chiplet,针对其功能选择最为合适的制程,可以使芯片尺寸最小化,进而提高良率并降低成本。基于Chiplet设计的SoC还可对外采购具备特定功能的裸片(die)以节省自身的开发和验证成本。

 

关于我爱方案网

 

我爱方案网是一个电子方案开发供应链平台,提供从找方案到研发采购的全链条服务。找方案,上我爱方案网!在方案超市找到合适的方案就可以直接买,没有找到就到快包定制开发。我爱方案网积累了一大批方案商和企业开发资源,能提供标准的模块和核心板以及定制开发服务,按要求交付PCBA、整机产品、软件或IoT系统。更多信息,敬请访问http://www.52solution.com

相关资讯
华虹半导体2025年Q1业绩解析:逆势增长背后的挑战与破局之路

2025年第一季度,华虹半导体(港股代码:01347)实现销售收入5.409亿美元,同比增长17.6%,环比微增0.3%,符合市场预期。这一增长得益于消费电子、工业控制及汽车电子领域需求的复苏,以及公司产能利用率的持续满载(102.7%)。然而,盈利能力显著下滑,母公司拥有人应占溢利仅为380万美元,同比锐减88.05%,环比虽扭亏为盈,但仍处于低位。毛利率为9.2%,同比提升2.8个百分点,但环比下降2.2个百分点,反映出成本压力与市场竞争的加剧。

边缘计算新引擎:瑞芯微RV1126B四大核心技术深度解析

2025年5月8日,瑞芯微电子正式宣布新一代AI视觉芯片RV1126B通过量产测试并开启批量供货。作为瑞芯微在边缘计算领域的重要布局,RV1126B凭借3T算力、定制化AI-ISP架构及硬件级安全体系,重新定义了AI视觉芯片的性能边界,推动智能终端从“感知”向“认知”跃迁。

半导体IP巨头Arm:季度营收破12亿,AI生态布局能否撑起估值泡沫?

2025财年第四季度,Arm营收同比增长34%至12.4亿美元,首次突破单季10亿美元大关,超出分析师预期。调整后净利润达5.84亿美元,同比增长55%,主要得益于Armv9架构芯片在智能手机和数据中心的渗透率提升,以及计算子系统(CSS)的强劲需求。全年营收首次突破40亿美元,其中专利费收入21.68亿美元,授权收入18.39亿美元,均刷新历史纪录。

Arrow Lake的突破:混合架构与先进封装的协同进化

2024年10月,英特尔正式发布Arrow Lake架构的酷睿Ultra 200系列处理器,标志着其在桌面计算领域迈入模块化设计的新阶段。作为首款全面采用Chiplet(芯粒)技术的桌面处理器,Arrow Lake不仅通过多工艺融合实现了性能与能效的优化,更以创新的混合核心布局和缓存架构重新定义了处理器的设计范式。本文将深入解析Arrow Lake的技术突破、性能表现及其对行业的影响。

暗光性能提升29%:深度解析思特威新一代AI眼镜视觉方案

2025年5月8日,思特威(股票代码:688213)正式发布专为AI眼镜设计的1200万像素CMOS图像传感器SC1200IOT。该产品基于SmartClarity®-3技术平台,集成SFCPixel®专利技术,以小型化封装、低功耗设计及卓越暗光性能,推动AI眼镜在轻量化与影像能力上的双重突破。公司发言人表示:"AI眼镜的快速迭代正倒逼传感器技术升级,需在尺寸、功耗与画质间实现平衡,这正是SC1200IOT的核心价值所在。"