发布时间:2022-02-25 阅读量:6703 来源: ADI 发布人: Cole
电子产品开发期间经常需要用到旁路电容。图1所示为一个开关稳压器,可以从高电压产生低电压。在这种类型的电路中,旁路电容(CBYP)尤为重要。它必须支持输入路径上的开关电流,使得电源电压足够稳定,能够支持设备运行。
图1.ADP2441开关稳压器,输入端具有旁路电容CBYP。
因为降压转换器中的输入电容是这种拓扑结构的关键路径(热回路)的一部分,所以CBYP的连接必须保证尽可能少的寄生电感。因此,这个元件的安装位置至关重要。图2左侧显示的是不太好的布局。连接到旁路电容的走线细。流入电压转换器的电流也不是直接从旁路电容流入。旁路电容只是微微接触主电路。这会增加电容产生的寄生电感,并降低此元件的作用。建议采用图2右侧所示布局,旁路电容的效率非常高。连接本身只会产生非常少量的寄生电感。从图中还可以看出,变换器(例如开关稳压器)的引脚分配会对电路板的布局产生影响。从图2右侧可以看到,VIN和GND引脚之间的距离很近,比左侧不太好的布局的距离更近。如此,旁路电容和集成电路之间的回路区域会更小。
图2.以不利方式连接的旁路电容(左侧)和以有利方式连接的旁路电容(右侧)。
因为旁路电容的连接应该保证尽可能少地产生寄生电感,所以建议将旁路电容和开关稳压器放在电路板的同一侧。但是,在某些应用中,正面的开关稳压器只能在电路板底部与旁路电容解耦。在没有足够空间容纳较大的解耦电容时即是如此。在这种情况下,会采用通孔来连接电容。遗憾的是,通孔会产生几个纳亨的寄生电感。为了让这种连接的阻抗达到最低,人们提出了多种连接建议,具体如图3所示。
图3.当旁路电容与通孔连接时,有多种连接选项。
版本A并不是非常有利。在这个选项中,通孔和旁路电容之间采用细线路连接。根据电路板另一侧支持路径运行的位置,这种布局安排也可能导致寄生电感增加。
版本B中,通孔的位置更靠近旁路电容,所以这个连接比较有利。此外,两个通孔是并行使用。这可以降低整个连接的总电感。
版本C更加有利,其中连接的回路区域非常小,所以只会产生极少量的寄生电感。但是,因为旁路电容非常小,且制造工艺的成本很低,所以无法或不能在组件下方做出通孔。
版本D提供了一个非常有趣的连接。根据特定的陶瓷旁路电容的设计方式,横向连接至电路板产生的寄生电感可能最少。
这些元件要实现高效率,旁路电容位于电路板上的位置就至关重要。也就是,采用寄生电感可能最低的连接,这点非常重要。合适的连接应该使用电路所在的电路板同一侧,具体如图2所示。在某些特殊情况下,可能需要将旁路电容连接在电路板背面,在这种情况下,应该选择图3的B、C和D版本所示的寄生电感可能最低的连接。
【小知识】时钟芯片一种高性能、低功耗、带RAM的实时时钟电路,英文名称:Real-time Clock/Calendar Chip(简称:RTC),可以对年、月、日、周日、时、分、秒进行计时,具有闰年补偿功能。采用IIC通信接口。
晶振作为电子设备的"心跳发生器",其起振状态直接决定系统能否正常运行。本文深度解析四种检测方法的实战要点:示波器法需规避探头电容引发的停振风险,万用表电压法需警惕芯片故障导致的误判,频率计通过波形特征精准锁定起振状态,而听声辨振实为认知误区——人耳可闻的异常声响反而暴露晶振缺陷。随着5G/新能源产业爆发式增长,国产晶振厂商正加速技术攻坚,保障起振检测的可靠性已成为行业刚需。
可编程晶振改变频率的核心原理是:通过内部集成的锁相环(PLL)和数字分频/倍频电路,对基础石英晶体产生的固定频率进行精密的数学运算(分频、倍频、分数分频),最终输出一个用户通过数字接口(如I²C、SPI)编程设定的目标频率。
晶振是电路中可以提供高度稳定时钟信号的元器件。通常一个系统共用一个晶振,便于各部分保持同步,一起“干大事”。比如在我们常用的计算机系统中,晶振可比喻为各板卡的“心跳”发生器,如果主卡的“心跳”出现问题,必定会使其他各电路出现故障。人体的心跳搏动,离不开血液。晶振也是一样,离不开电流。
晶振自身产生时钟信号,为各种微处理芯片作时钟参考,晶振相当于这些微处理芯片的心脏,没有晶振,这些微处理芯片将无法工作。晶振的作用就是为系统提供基本的时钟信号。通常一个系统共用一个晶振,便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振,而通过电子调整频率的方法保持同步。晶振主要运用于单片机、DSP、ARM、PowerPC、CPLD/FPGA等CPU,以及PCI接口电路、CAN接口电路等通讯接口电路。