发布时间：2021-12-14 阅读量：1693 来源: ADI/Keith Szolusha和Brandon Nghe 发布人: lina
本次实验旨在研究一个使用NPN晶体管的简单差分放大器。首先，我们需要做一些关于硬件限制问题的说明。ADALM2000系统中的波形发生器具有高输出带宽，该高带宽代来了宽带噪声。由于差分放大器的增益，本次实验中测量所需的输入信号电平相当小。如果直接使用波形发生器输出，则其输出的信号信噪比不够高。通过提高信号电平，然后在波形发生器输出和电路输入之间放置衰减器和滤波器（图1），可以改善信噪比。本次实验需要如下材料：
►两个100 Ω电阻
►两个1 kΩ电阻
►两个0.1 μF电容（标记为104）
图1.11:1衰减器和滤波器
本次实验的所有部分都会使用该衰减器和滤波器。
带尾电阻的差分对
材料
ADALM2000主动学习模块
►无焊面包板
►跳线
►两个10 kΩ电阻
►一个15 kΩ电阻（将10 kΩ电阻和4.7 kΩ电阻串联）
►两个小信号NPN晶体管（2N3904或SSM2212 NPN匹配对）
说明
面包板连接如图3所示。Q1和Q2应从您可用的且VBE匹配最佳的晶体管中选择。Q1和Q2的发射极与R3的一端连接在一起。R3的另一端连接到Vn (-5V)，提供尾电流。Q1的基极连接到第一个任意波形发生器的输出，Q2的基极连接到第二个任意波形发生器的输出。两个集电极负载电阻R1和R2分别连接在Q1和Q2的集电极与正电源Vp (5V)之间。差分示波器输入（2+和2-）用于测量两个10 kΩ负载电阻上的差分输出。
图2.带尾电阻的差分对
硬件设置
第一个波形发生器配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0。第二个波形发生器配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0 V，但相位为180°。电阻分压器将Q1和Q2的基极处的信号幅度降低到略小于200 mV。示波器的通道1中的1+脚连接到第一个波形发生器W1的输出，1-脚连接到W2的输出。通道2连接到图中标注2+和2-的位置，并设置为每格1 V。
图3.带尾电阻的差分对面包板电路
程序步骤
采集如下数据：x轴是任意波形发生器的输出，y轴是使用2+和2-输入的示波器通道2。通过改变R3的值，探索尾电流电平对电路增益的影响（观察通过原点的直线的斜率）和对线性输入范围的影响，以及当电路饱和时，观察增益非线性下降的形状。然后在基本电路上增加点小元件，例如发射极退化电阻，探索扩展和线性化输入摆幅范围的技术及其对电路增益的影响。
配置示波器以捕获所测量的两个信号的多个周期。xy图示例如图4所示。
图4.带尾电阻的差分对xy图
电流源用作尾电流
使用简单电阻作为尾电流具有局限性。应探索构建电流源来偏置差分对的方法。这可以由几个额外的晶体管和电阻构成，如之前的ADALM2000实验“稳定电流源”所示。
附加材料
►两个小信号NPN晶体管（Q3、Q4 = 2N3904或SSM2212）
说明
►面包板连接如图6所示。
图5.带尾电流源的差分对
硬件设置
第一个波形发生器配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0。第二个波形发生器也应配置为200 Hz三角波，峰峰值幅度为4 V，偏移为0 V，但相位为180°。电阻分压器将Q1和Q2的基极处的信号幅度降低到略小于200 mV。示波器的通道1的1+脚连接到第一个波形发生器W1的输出，1-脚连接到W2的输出。通道2连接到标注2+和2-的位置，并设置为每格1 V。
图6.带尾电流源的差分对面包板电路
程序步骤
配置示波器以捕获所测量的两个信号的多个周期。xy图示例如图7所示。
图7.带尾电流源的差分对xy图
Measuring Common-Mode Gain
测量共模增益
图8.共模增益配置
共模抑制是差分放大器的一个关键方面。CMR可以通过将两个晶体管Q1和Q2的基极连接到同一输入源来测量。图10中的曲线显示了当W1的共模电压从+2.9 V扫描至-4.5 V时，电阻偏置差分对和电流源偏置差分对的差分输出。输入上的最大正摆幅以晶体管的基极电压超过集电极电压和晶体管饱和电压的点为限。这可以通过观察晶体管的集电极电压相对于地为单端（即将2-示波器输入接地）来检查。
硬件设置
波形发生器配置为100 Hz正弦波，峰峰值幅度为8 V，偏移为0。示波器的通道1的1+连接到第一个波形发生器W1的输出，1-连接到地。通道2连接到标注2+和2-的位置，并设置为每格1 V。
图9.共模增益面包板电路
程序步骤
配置示波器以捕获所测量的两个信号的多个周期。产生的波形如图10所示。
图10.共模增益波形
问题：
对于图8中的电路，如果将晶体管Q1的基极视为输入，该晶体管放大器对于输出2+和2-而言是反相还是同相？
对于同一电路，说明当输入电压(W1)增加时，每个输出电压（2+和2-）会发生什么。另外请说明，当输入电压减小时会发生什么。
【小知识】时钟芯片一种高性能、低功耗、带RAM的实时时钟电路，英文名称：Real-time Clock/Calendar Chip（简称：RTC），可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能。采用IIC通信接口。
晶振作为电子设备的"心跳发生器"，其起振状态直接决定系统能否正常运行。本文深度解析四种检测方法的实战要点：示波器法需规避探头电容引发的停振风险，万用表电压法需警惕芯片故障导致的误判，频率计通过波形特征精准锁定起振状态，而听声辨振实为认知误区——人耳可闻的异常声响反而暴露晶振缺陷。随着5G/新能源产业爆发式增长，国产晶振厂商正加速技术攻坚，保障起振检测的可靠性已成为行业刚需。
可编程晶振改变频率的核心原理是：通过内部集成的锁相环（PLL）和数字分频/倍频电路，对基础石英晶体产生的固定频率进行精密的数学运算（分频、倍频、分数分频），最终输出一个用户通过数字接口（如I²C、SPI）编程设定的目标频率。
晶振是电路中可以提供高度稳定时钟信号的元器件。通常一个系统共用一个晶振，便于各部分保持同步，一起“干大事”。比如在我们常用的计算机系统中，晶振可比喻为各板卡的“心跳”发生器，如果主卡的“心跳”出现问题，必定会使其他各电路出现故障。人体的心跳搏动，离不开血液。晶振也是一样，离不开电流。
晶振自身产生时钟信号，为各种微处理芯片作时钟参考，晶振相当于这些微处理芯片的心脏，没有晶振，这些微处理芯片将无法工作。晶振的作用就是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。晶振主要运用于单片机、DSP、ARM、PowerPC、CPLD/FPGA等CPU，以及PCI接口电路、CAN接口电路等通讯接口电路。
