单电子晶体管

第一个单电子晶体管由贝尔实验室的Fulton等人制成。量子点和外界被两个电容器和两个隧道结隔开。 库仑菱形是这种电路具备的独特性质。而单电子充电效应是库仑菱形的起因。

1、加工工艺

原始材料是用(100)晶向，P型SIMOX硅片,SIMOX结构的表面硅层厚度约为200nm,-二氧化硅层厚度为400nm，主要工艺过程为： ①通过热氧化和腐蚀使表面硅层厚度减薄到70~80nm。②用普通光刻工艺结合电子束光刻技术和反应离子刻蚀方法-在二氧化硅层上面的硅薄层中刻蚀出硅量子线及源漏区-量子线两边连接着两维源区和漏区-光刻胶为.PMMA,量子线的宽度、长度分别为98nm和500nm,再通过氧化减小量子线的尺寸如图1的AFM 图像所示-通过氧化和刻蚀-可以减小量子线的高度和宽度并形成多个量子点。③ 源区和漏区被用磷离子注入掺杂-注入计量和能量分别为1x1014dos/cm2和,30keV。源区和漏区被用磷离子注入掺杂后-在氮气气氛中退火。④生长栅极氧化#厚度约为30~40nm，生长氧化层的同时也会减小量子线的高度和宽度，而且由于在量子线的边缘区增强氧化#会使量子 线形成量子点。⑤制备源漏栅电极。


2、原理

FET 的工作原理是电子运动不需要按量子力学的规律，而单电子晶体管SET 与FET 器件不同，它是基于内在的量子现象：穿过一个金属- 绝缘体- 金属结的隧道效应。当两个金属电极由一个厚度仅为1 nm 的绝缘层隔开时，在Fermi 能量级的电子能够穿过绝缘体，而在传统的运动中，这样的电子能量就太低，以至于不能克服绝缘区的大势垒。隧道效应表现为绝缘层的一个有限电阻RT，这个电阻取决于对电子波阻碍的传输系数T 和撞击绝缘层的独立电子波方式的数量M。SET 利用了多电子系统中隧道效应的一个关键性质是：对于绝缘层有TM䒪≤1，通过绝缘层迁移的电荷Q变为量子化是Q= Ne，其中N 为整数。对电子波动而言N 不是主题，所以结电阻一定比电阻量子要大，即，RT≥h / e2 = RK = 25.8 KΩ。单电子晶体管SET 是由两个以串联放置的隧道结构成，如图2（a）所示。


显然，在两个结之间因而就形成了一个“岛”栅极与这个岛有静电的连接。因此可以将SET 描述为一个FET，只不过此时FET 中的半导体沟道已由SET 中夹在两个隧道结之间的金属岛来取代。这个岛有总电容为CΣ，它是栅极电容和各隧道结电容之和，即为CΣ = Cg + CJl + CJ2。如果岛的尺寸足够地小，当一个单电子从外面隧穿进入这个岛时，将会使岛中这个额外电子的电荷能量EC = e2 / 2 CΣ变得比热运动能量KBT 大的多，即EC≥KBT，这里KB是玻尔兹曼常数，T 是绝对温度。这种情况下会出现库仑阻塞现象：一旦某个电子隧穿进入该岛，它将会阻止随后的第二个电子再进入该岛，否则将导致系统总能量的增加，因而是不允许发生的过程。显然，只有等待某个电子离开该岛后，另外的电子才有可能再进入，从而可以利用库仑阻塞现象控制单个电子逐一进入、离开岛区，实现单电子隧穿过程。因为当电子通过岛时经过库仑互相作用后，电子有激烈地互相作用，所以SET 的分析与FET 的分析是完全不同的。在FET 中，电子独立地从源极到漏极，电的输运是由简单地增加每个电子的运动来产生，以扩散-漂移输运为主，控制的是成群电子的运动状态。而在SET 中，电的输运产生于本系统的集体电荷状态之间的跃迁。

这些电荷的状态可由已经穿过隧道结的两个电子数量N l和N2来描述，如图2（b）所示，图中带横线的方框符号表示一个隧道结，每个结的特性用其电容和隧道电阻表示。SET器件的特性通过下式所表示的全部静电能量来控制：EGLs = EC ［ N2 - Nl -（Cg Vgs / e）-（C2 Vds / e）+ q0］2 - eN2 Vds（l）此能量包括存储在结电容和栅极电容中的能量，以及电压源所提供的能量。其中，1gs和1ds是分别施加在栅源之间和漏源之间的电压。g0为失调栅极电荷，若只涉及SET 的放大机理，则可将它看作常数。隧穿过程将以全部能量控制的几率独立发生在每个结中，若结电阻满足RTl，RT2≥RK，且电压源Vgs和Vds具有很小的内阻抗，按电阻量子的比例大约为库仑频率EC / h。在这个状态下，每个隧穿过程产生一个电子- 空穴对，这个电子和空穴在结的对应两边。连续的隧穿过程构成一个Poisson 过程。更明确地，一个隧穿过程若发生在隧道结i 中，将有以下给定的几率：

Γi = l/RTie2*[▽Ei/(1 - exp（-▽Ei / KBT）)]（2）  式中：▽Ei是隧穿过程引起体系静电能量的降低量，▽Ei = Eels｛Nib，Nj｝- Eels｛Nia，Nj｝，Eels是由式（l）确定的，Nib和Nia 分别表示第i 个隧道结隧穿前后的电子数量。显然，▽Ei越大则隧穿几率"i也越大。

3、性能

（1）电学特性

该器件的电学特性是用 HP4155A半导体特性测试仪测量的,器件被放置在低温装置中!如y右图所示:  在微分电导dIds/dVds~Vds特性曲线上可看到微分电导随电压变化的电导振荡峰,在Ids~Vds特性上可观测到零电压附近有明显的库仑阻塞区,以及随着Vds电压的增大库仑阻塞被解除而表现出的库仑台阶。

由以上这些周期性的振荡特性，可以估算出器件漏区隧道结的电容Cd约为1.47aF，假定源区隧道结的电容Cs与Cd相等，则Cs≈Cd。

从图的Ids~Vgs特性可以观察到在固定的Vds电压下，源漏电流Ids随栅极电压Vgs变化的一系列周期变化的振荡峰。这些电流振荡峰值是因为随着栅电压的增加#改变了量子点内电子的量子化能级，不断克服库仑阻塞和单电子隧穿所形成的!大的振荡峰的平均周期约为△Vgl=180mV，小的振荡峰的平均周期约为△Vg2=30mV。当测量温度从2.5K变化到32K时，大的振荡峰的位置和周期是固定的，而有些小的振荡峰则随着温度的增加而消失。这些不同的振荡峰是由多个尺寸不同量子点的单电子隧穿效应引起的。可计算得到栅电容Cg1=0.89aF（Cg1=e/△Vg1）和Cg2=5.33aF(Cg2=e/△Vg2)，总的栅电容Cg=6.22aF(Cg=Cg1+Cg2)，该器件的总电容CΣ=Cd+Cs+Cg≈9.16aF。对于这样小电容的单电子晶体管，其库仑充电能为8.7meV，大于77k温度时的热振动能（6.6meV）。因此，在77k温度下也可以观测到明显的振荡特性，如图所示。

（2）稳定、可集成的单电子晶体管

单电子晶体管从材料体系可分为：(1)金属单主要由盖帽层、维电子气屡、盖帽表面层以及表面栅构成，在栅上加足够大的负偏压形成最子点，这种表面栅单电子d6体管有以下不足：(1)表面栅上的大负偏压导致大的耗尽区，使量子点的儿何尺、不能太小，否则将不导通。这种晶体管的量子点势能分布平坦，耗尽宽度大．其鼍子点的几何尺寸无法小到纳米量级，因而它只能在极低温下工作作；(2)量子点的势能廓不陡峭干大面积的表面栅引起的势垒下总体杂质数日的增加，导致单电子晶体管的工作状态不稳定；(3)量子点完全由表面栅柬实现，从而限制了其应用并使它不可能集成。

上图是一种新型的波导型单电子晶体管”I，是由一维波导及线条栅等组成的单电子品体管，其工作温度高、性能稳定、适于集成。它是利用一维波导和线条栅组合形成墙  子点的技术来制备的。在衬底和缓冲层及台面之间是二维电子气层，利用二维电子气层通过合金形成欧姆接触作为源极和漏极．利用“挖槽”技术在源极和漏极之间形成一维波导，一维波导通过槽与其他台面部分隔离，在一维波导上沉积形成两条势卑’线条栅及两条边线条栅．在势牟线条栅施加负偏压．耗尽这两条势争线条栅下的电子气，从而在它们之间的波导中形成量子点一它的量子点由一维波导和加在线条势垒栅的负偏压形成，这两势垒线条栅F的波导区就为单电子晶体管的两隧穿结．边栅上的偏压可改变量了点中的电子数。其电子被限制在一维波导中运动，这一电子波导枵当于光学上的Fabry—Parecavity，NN．G一种基于晶体管更易显示位相相干等量子效应。这种单电子晶体管结构中，表面栅面积的减少也降低r垒区杂质存在的几率，提高了器件工作的稳定性；利用倒三角形的腐蚀截面羽『悬挂栅技术避免了栅和通道层的接触．减少r漏电电流，并提高r器件的成品率；利用线条栅代替大面积表面栅，减弱了金属栅对电子的屏蔽作用，并减小了量子点的电容，从而提高r器件的I：作温度；小的栅偏压即可在栅下形成隧穿结，使量子点的势能廓陡峭规则并使器件的性能稳定、可靠，其量子点的尺寸小到纳米母级，从而大大提高器件的工作温度。

（3）高温单电子晶体管


上图是一种高温单电子晶体管，我们称它为点接触平面栅型单电子晶体管㈦，结构如右图所示：在Si衬底上的导电材料层中有源极和漏檄；在源擞和漏极之间是一含有量子点的窄通道：在窄通道两边足点接触平面栅，在导电材料J去上为．沉{{}{的SiOz绝缘材料层；在绝缘材料层上覆盖有表面栅。通过点 接触平面栅上的负偏压挤压可使窄通道进一步变窄，从而导致只受单一量子点杯；制的窄通道。窄通道中的鼍子点由材料制备中的自组装方法或工艺过程中腐蚀、氧化等原因形成。若导电材料层本身为一非导通层，通过加存表面栅上的上偏压，在导电材料层形成反型二维电子气，并凋节电子数和源漏极间的电流、若导电材料层本身为一掺杂导通层，则点接触平面栅和窄通道之间适应沉积或氧化一绝缘层，这时表面栅主要用来调节、控制单一量子点巾的电子教和源漏极问的电流。缓冲外延屡可进⋯步提高导电材料层的质量。若缓冲外延层为非掺杂层，作为掺杂衬底与导电材料层的绝缘层，以阻漏电电流的产生。缓冲外延层可和构成导电材料层的各种材料相同，但材料的组合小相同，结构也不相同。

4、单电子晶体管（SET）的一些应用


单电子晶体管（SET）是微电子科学的一个重要发现。由于可以控制在微小隧道结体系中单个电子的隧穿过程，因而利用它可以设计出多种功能器件。在现代亚微米器件中，限制器件工作速度的是电容充放电时间，而单电子晶体管的电容大约只有l0 - l6F，且只要控制单个电子即可实现某种特定功能，所以它的响应速度和功耗都比传统晶体管的极限数据优于上千倍。目前日本已经研制成功在室温条件下工作的单电子晶体管SET。它至少可以在以下三个方面有重要应用：

l）对极微弱电流的测量和制成超高灵敏度的静电计；2）构成新机理的超高速微功耗特大规模量子功能器件、电路和系统，以及量子功能计算机；3）研究高灵敏度红外辐射检测器。本文以单电子晶体管SET 用于实现量子计算机的读出器为，说明SET 可用于放大相关单个量子信号。图6 为用SET 读出“gubit”的电路。图中带横线的方框符号表示一个隧道结，虚线左边为“gubit”电路，右边为“read - out”电路。

（a） 基本设计

“gubit”电路是借助于具有Josephson 耦合能的Josephson 隧道结，由库仑能为Ec的超导岛连接一个超导电容构成。通过与电压源连接的栅极电容Cg 可以静电地影响此岛。而“read - out”电路是由单电子晶体管SET 构成，用于读出这个gubit。另一个用SET 设计的例子是模仿传统的存储器设计，例如静态存储器单元或者称为触发器。设计电路如图7 所示，

其工作原理与传统触发器相同。图7（a）中，隧道结J2和J3构成一个单电子晶体管，图7（b）互补型设计图7 单电子触发器为负载电阻，它是具有典型的隧道电阻，不同于隧道结J2和J3的电阻。负载电容CL比隧道结电容C大得多，它意味着用电子数为CL/C表示一比特信息。图7（b）为互补型单电子触发器，其中用单电子晶体管，即隧道结J1和J2替换了图7（a）中的负载隧道结JL，而它们的隧道电阻是相似的。

以上就是小编为大家介绍的有关“单电子晶体管”的相关知识，有想了解更多的朋友可以看以下相关文章。希望通过小编的介绍能给大家带来帮助！

浏览过（单电子晶体管）的浏览了：

什么是单电子晶体管？-原文链接：
http://www.52solution.com/knowledge/5474.html