主存储器是什么

主存储器

        主存储器，英文为Mainmemory，简称主存，是计算机硬件的一个重要部件，是计算机存储系统的核心，起承上启下的作用。其作用是存放指令和数据，并能由中央处理器（CPU）直接随机存取。现代计算机是为了提高性能，又能兼顾合理的造价，往往采用多级存储体系。即由存储容量小，存取速度高的高速缓冲存储器，存储容量和存取速度适中的主存储器是必不可少的。主存储器是按地址存放信息的，存取速度一般与地址无关。32位（比特）的地址最大能表达4GB的存储器地址。这对多数应用已经足够，但对于某些特大运算量的应用和特大型数据库已显得不够，从面对64位结构提出需求。

主存储器芯片内部图

        主存储器一般采用半导体存储器，与辅助存储器相比有容量小、读写速度快、价格高等特点。

主存储器的结构

        主存储器通常由存储体、地址译码驱动电路、I/O和读写电路等部分组成，其组成的框图如图所示。

主存储器组成

        其中，存储体是存储单元的集合，用来存放数据；地址译码驱动电路包含译码器和驱动器两部分，译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以表示选中了某一存储单元，然后由驱动器提供驱动电流去驱动相应的读写电路，完成对被选中存储单元的读写操作；I/O和读写电路包括读出放大器、写入电路和读写控制电路，用以完成被选中存储单元中各位的读出和写入操作。

 

主存储器分类

1.信息保存的长短分：只读存储器（ROM）与随机存取存储器（RAM）。

主存储器和CPU的连接

2.生产工艺分：静态存储器与动态存储器。

        静态存储器（SRAM）：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。
        动态存储器（）：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。
 

技术指标

1、存储速度

        内存的存储速度用存取一次数据的时间来表示，单位为纳秒，记为ns，1秒=10亿纳秒，即1纳秒=10ˉ9秒。Ns值越小，表明存取时间越短，速度就越快。目前，DDR内存的存取时间一般为6ns，而更快的存储器多用在显卡的显存上，如：5ns、 4ns、 3.6ns、 3.3ns、 2.8ns等。

2、存储容量

　　在一个存储器中容纳的存储单元总数通常称为该存储器的存储容量。存储容量用字数或字节数(B)来表示，如64K字，512KB，10MB。外存中为了表示更大的存储容量，采用MB，GB，TB等单位。其中1KB=2^10B，1MB=2^20B，1GB=2^30B，1TB=2^40B。B表示字节，一个字节定义为8个二进制位，所以计算机中一个字的字长通常为8的倍数。存储容量这一概念反映了存储空间的大小。

3、存储时间

　　又称存储器访问时间或读∕写时间，是指从启动一次存储器操作到完成该操作所经历的时间。具体讲，从一次读操作命令发出到该操作完成，将数据读入数据缓冲寄存器为止所经历的时间，即为存储器存取时间。

4、存储周期

　　是指连续启动两次独立的存储器操作(如连续两次读操作)所需间隔的最小时间。通常，存储周期略大于存储时间，其时间单位为ns。
 

主存储器应用技术

1、动态存储器的快速读写技术

　　快速页式工作技术(动态存储器的快速读写技术)：读写动态存储器同一行的数据时，其行地址第一次读写时锁定后保持不变，以后读写该行多列中的数据时，仅锁存列地址即可，省去了锁存行地址的时间，加快了主存储器的读写速度。

　　EDO(ExtendedDataOut)技术：在快速页式工作技术上，增加了数据输出部分的数据锁存线路，延长输出数据的有效保持时间，从而地址信号改变了，仍然能取得正确的读出数据，可以进一步缩短地址送入时间，更加快了主存储器的读写速度。
 

2、主存储器的并行读写技术

        是指在主存储器的一个工作周期(或较长)可以读出多个主存字所采用的技术。

　　方案1：一体多字结构，即增加每个主存单元所包括的数据位，使其同时存储几个主存字，则每一次读操作就同时读出了几个主存字。

　　方案2：多体交叉编址技术，把主存储器分成几个能独立读写的、字长为一个主存字的主体，分别对每一个存储体进行读写;还可以使几个存储体协同运行，从而提供出比单个存储体更高的读写速度。

　　有两种方式进行读写：

　　1在同一个读写周期同时启动所有主存体读或写。

　　2让主存体顺序地进行读或写，即依次读出来的每一个存储字，可以通过数据总线依次传送走，而不必设置专门的数据缓冲寄存器;其次，就是采用交叉编址的方式，把连续地址的几个存储字依次分配在不同的存储体中，因为根据程序运行的局部性特性，短时间内读写地址相邻的主存字的概率更大。
 

3、存储器对成组数据传送的支持

　　所谓成组数据传送就是地址总线传送一次地址后，能连续在数据总线上传送多个数据。而原先是每传送一次数据要使用两个时钟周期：先送一次地址，后跟一次数据传送，即要传送N个数据，就要用2N个总线时钟周期，成组数据传送方式只用N+1个总线时钟周期。

　　实现成组数据传送方式，不仅CPU要支持这种运行方式，主存也能提供足够高的数据读写速度，这往往通过主存的多体结构、动态存储器的EDO支持等措施来实现。