物联网的大旗迎风飘扬已经有一段时间了，相关的技术也在一直完善推进。要完成物联网功能，信号的采集与处理是必不可少的。本文介绍的是一款基于声学的4通道AD采集DSP处理平台方案，该方案集成度高，完整性和扩展性方面表现优越，可直接作为扩展板，配合底板使用。
本方案方案超市——基于声学的4通道AD采集DSP处理平台
核心芯片型号：FPGA（XC7K160T-2FFG6761）、DSP（TMS320C6748）
1、板卡概述
高速采集和实时信号处理同在一个板卡，采用标准PCIE结构，遵循PCIE协议进行设计。模块主要由数字和模拟供电电路部分、时钟产生和分配、FPGA主控部分、高精度高速AD转换、DSP实时信号处理、对外接口等组成。同时DSP也可以出网络，支持单板工作模式。具体框图如下：
图1：高速采集和实时信号处理模块电路框图
模块实时采集外部光电转换后的模拟信号，在FPGA和DSP内完成相应的算法，通过PCIE总线和以太网接口输出位置数据。
模拟信号预处理除了完成输入信号的阻抗匹配，还实现AD前端模拟信号的预处理和电平匹配。AD转换电路采用高精度100MHz、16位或14位分辨率转换芯片，完成四通道同步采集。实时信号处理采用浮点高性能DSP芯片实现。
1)高速多通道采集硬件主要指标
a)采样频率：DC-100MHz
b)通道数：4通道，同步采样
c)输入信号范围：±1V；±2V（换电阻选择，设计可用AD9253-105，可参考ATS9440高速采集卡，可升级焊接AD9653）
d)输入阻抗：50Ω
e)采样位数：16或14
f)有效位数：≥10.5
g)3dB带宽：≥60MHz
h)外触发，外时钟
图2：PCIe卡功能框图
图3：FMC子卡功能框图
2)数字硬件指标
a)标准PCIE板卡
b)支持PCI Express v1.1 v2.0标准
c)支持8x PCIe，兼容1x、4x，理论带宽最高1.6GB
d)板载1GB DDR3 SDRAM，64位800MHz，包含4片DDR3颗粒，用来完成数据缓存
e)FPGA采用Xilinx XC7K160T-2FFG676I，工业级温度范围
f)FPGA支持SPI加载模式
g)DSP采用TMS320C6748，工业级温度范围
h)DSP外挂1Gb DDR2 SDRAM，256Mb Nor Flash
i)板卡具有1路100M以太网口
j)板卡具有4路16位100 MSPS ADC，支持外触发、支持外时钟
k)板卡具有1个拨码开关用来控制模拟前端的输入幅度
l)板卡具有1路RS485通讯接口
m)板卡具有4个LED指示灯
3)AD指标
a)AD芯片采用ADI的AD9653，4通道同步采集
b)最高125MSPS采样率，理论最高16位分辨率
c)单端输入，最高2Vp-p，直流耦合
d)支持外时钟输入
e)支持外触发输入
f)支持软件触发
g)支持4路外触发输出。
4)操作系统
工控机架构：可在WIN7（32位/64位）操作系统下运行，电路和配套驱动程序具备DMA传输功能。
2、主要芯片介绍
1)FPGA介绍
FPGA 选用XC7K160T-2FFG676I，性能指标如下：
a)逻辑资源：具有162,240 LogicCells
b)存储器资源：具有最大2,188Kb分布式 RAM，总块RAM有11,700Kb
c)DSP资源：600个 DSP slices
d)时钟资源8个CMTS
e)PCIE资源：1个PCIe硬IP，支持PCI Express 2.1，支持Gen1和Gen2的数据速率
f)GTX资源：8个GTXs，最大支持12.5Gbps
g)IO资源：400个IO（其中250个IO支持1.5V-3.3V，150个IO支持1.5V-1.8V）。
2)DSP介绍
DSP选用TMS320C6748，主要性能如下：
a)DSP时钟主频375/456MHz，C647x定点浮点运算
b)内存总线独立，支持16Bit DDR2 SDRAM
c)外部存储器接口（EMIFA），支持8 / 16Bit宽的Nor Flash和Nand Flash，支持16Bit SDRAM
d)3个可配置的16550型UART模块，16字节FIFO深度
e)2个SPI接口，每个支持多路片选
f)2个集成IIC总线接口
g)2个多通道缓冲串口（MCBSP）
h)1个10 / 100Mbps以太网MAC，支持MII / RMII
i)1个HPI主接口，16位混合地址数据总线，适应高带宽的数据传输
3)AD芯片介绍
板卡采用1片ADC，具体型号为：AD9253BCPZ-105。兼容 AD9653芯片设计。
该ADC的主要特性有：
a)1.8V电源供电
b)低功耗：每通道164mW（125MSPS）
c)信噪比（SNR）：76.5dBFS（70MHz，2.0Vp-p输入范围）
d)信噪比（SNR）：77.5dBFS（70MHz，2.6Vp-p输入范围）
e)SFDR：90dBc（至内奎斯特，2.0Vp-p输入范围）
f)DNL：±0.7LSB；INL：±3.5LSB（ 2.0Vp-p输入范围）
g)串行LVDS（ANSI-644，默认）、低功耗
h)650MHz全功率模拟带宽
i)2Vp-p输入电压范围（支持高达2.6Vp-p）
j)串行端口控制
3、软件内容
1)DSP接口测试软件
a)DSP的DDR2测试软件
b)DSP的Nor Flash 擦写软件
c)DSP与FPGA的EMIF通信
d)DSP与FPGA的uPP通信
e)DSP的网口、RS485接口通信
f)DSP的Bootloader与加载程序
2)FPGA接口测试软件
a)FPGA的DDR3接口测试程序
b)FPGA的时钟接口测试程序
c)FPGA与DSP的接口程序
d)FPGA程序配置与加载
e)FPGA的AD采集程序
f)FPGA的PCIE接口程序
g)DMA测试程序，FPGA完成AD采集后，通过DMA把采集到的某段原始数据直接传输给上位机内存。
3)Windows程序
a)Windows程序用VisualC++编写。
b)VisualC++ 程序开发版本为：Visual Stdio 2010。
c)支持win7（32位与64位操作系统）。
d)Windows程序提供驱动程序和DLL。
4.应用场合与方案优势：高速采集、实时信号处理
