爆拆三星48层3D闪存，窥探让人折服3D堆叠工艺

发布时间：2016-07-18 阅读量：1038 来源: 我爱方案网作者:

【导读】本文为大家拆解三星最新的48层3D V-NAND，大家一定被其精湛的工艺彻底征服了从CPU到GPU，从内存到显存再到闪存，各种芯片都在搞3D堆叠工艺，而堆叠最狠的，绝对是三星电子的3D V-NAND闪存。

这块硬盘PCB的正反面安装了四颗闪存芯片，编号“K9DUB8S7M”，每颗容量512GB，内部封装了16个我们想要探索的48层堆叠3D V-NAND晶粒。

从CPU到GPU，从内存到显存再到闪存，各种芯片都在搞3D堆叠工艺，而堆叠最狠的，绝对是三星电子的3D V-NAND闪存。TechInsights最近拆解了三星最新的48层3D V-NAND，被其精湛的工艺彻底征服了。拆解对象是三星最新的移动固态硬盘T3 2TB，应用了2015年8月份发布的3D V-NAND TLC闪存颗粒，每个晶粒(Die)的容量为256Gb(32GB)，编号“K9AFGY8S0M”。

这块硬盘PCB的正反面安装了四颗闪存芯片，编号“K9DUB8S7M”，每颗容量512GB，内部封装了16个我们想要探索的48层堆叠3D V-NAND晶粒。

16颗晶粒相互堆叠以及采用传统线键合技术连接的封装横截面。这些晶粒的厚度只有40微米，是迄今所见封装中最薄的，相比之下三星上代32层堆叠3D V-NAND中的晶粒厚度约为110微米。

另外，AMD R9 Fury X显卡所用海力士HBM显存的晶粒厚度约为50微米，三星TSV DDR4 DRAM晶粒的厚度约为55微米。

40微米，可能已经逼近300毫米晶圆无需使用承载晶圆(carrier wafer)所能实现的最薄极限了。

单独的一个256Gb晶粒，包括两个5.9×5.9毫米的闪存Bank，存储密度约为每平方毫米2600MB，而这还是21nm工艺实现的，相比之下三星16nm工艺平面型NAND闪存的密度只有每平方毫米740MB。

这是闪存阵列部分的SEM(扫描式电子显微镜)横截面，可以看到其中有55个闸极层，包括48个NAND单元层、4个虚拟闸极、2个SSL、1个GSL。

这是V-NAND顶部的更高倍数放大图

作为对比的三星32层V-NAND TEM(隧道电子扫描显微镜)横截面

V-NAND串联TEM平面图，可看到多个环形的分层

三星16nm平面型NAND闪存阵列

相关资讯

中国PC市场2025年第一季度分析报告：消费驱动增长，本土品牌崛起

2025年第一季度，中国大陆PC市场（不含平板电脑）迎来开门红，整体出货量达到890万台，同比增长12%，呈现稳健复苏态势。与此同时，平板电脑市场表现更为亮眼，出货量达870万台，同比大幅攀升19%，显示出移动计算设备的持续受欢迎。

安森美携AI驱动听力解决方案亮相第九届北京国际听力学大会

2025年6月17日，上海——全球智能电源与感知技术领导者安森美(onsemi, NASDAQ: ON) 在第九届北京国际听力学大会上展示了革新性听力健康技术。公司凭借Ezairo系列智能音频平台，重点呈现了人工智能在可穿戴听觉设备中的前沿应用，彰显其在个性化听觉解决方案领域的创新领导力。

国产超低功耗霍尔传感器突破可穿戴设备微型化极限——艾为电子Hyper-Hall系列技术解析与行业前景

在AI与可穿戴设备爆发式发展的背景下，传统霍尔传感器受限于封装尺寸（普遍≥1.1×1.4mm）和功耗水平（通常＞4μA），难以满足AR眼镜、智能戒指等新兴设备对空间与能效的严苛需求。艾为电子依托17年数模混合芯片设计经验，推出新一代Hyper-Hall系列霍尔传感器，通过0.8×0.8×0.5mm FCDFN封装与0.8μA工作功耗（后续型号将达0.1μA），实现体积较传统方案缩小60%，功耗降低80%。该系列支持1.1-5.5V宽电压，覆盖18-100Gs磁场阈值，提供推挽/开漏双输出模式，为微型电子设备提供底层传感支撑。

HBM技术演进路线图深度解析：从HBM4到HBM8的十年革新

韩国科学技术院（KAIST）近期发布长达371页的技术预测报告，系统勾勒出2026至2038年高带宽内存（HBM）的发展路径。该研究基于当前技术趋势与行业研发方向，提出从HBM4到HBM8的五大代际升级框架，覆盖带宽、容量、能效及封装架构的突破性演进。

三星HBM3E拿下AMD大单 288GB内存重塑AI算力格局

韩国媒体Business Korea最新披露，全球处理器巨头AMD日前推出的革命性AI芯片MI350系列，已确认搭载三星电子最新研发的12层堆叠HBM3E高带宽内存。这一战略性合作对三星具有里程碑意义，标志着其HBM技术在新一代AI计算平台中获得核心供应商地位。