爆拆三星48层3D闪存，窥探让人折服3D堆叠工艺

发布时间：2016-07-18 阅读量：1003 来源: 我爱方案网作者:

【导读】本文为大家拆解三星最新的48层3D V-NAND，大家一定被其精湛的工艺彻底征服了从CPU到GPU，从内存到显存再到闪存，各种芯片都在搞3D堆叠工艺，而堆叠最狠的，绝对是三星电子的3D V-NAND闪存。

这块硬盘PCB的正反面安装了四颗闪存芯片，编号“K9DUB8S7M”，每颗容量512GB，内部封装了16个我们想要探索的48层堆叠3D V-NAND晶粒。

从CPU到GPU，从内存到显存再到闪存，各种芯片都在搞3D堆叠工艺，而堆叠最狠的，绝对是三星电子的3D V-NAND闪存。TechInsights最近拆解了三星最新的48层3D V-NAND，被其精湛的工艺彻底征服了。拆解对象是三星最新的移动固态硬盘T3 2TB，应用了2015年8月份发布的3D V-NAND TLC闪存颗粒，每个晶粒(Die)的容量为256Gb(32GB)，编号“K9AFGY8S0M”。

这块硬盘PCB的正反面安装了四颗闪存芯片，编号“K9DUB8S7M”，每颗容量512GB，内部封装了16个我们想要探索的48层堆叠3D V-NAND晶粒。

16颗晶粒相互堆叠以及采用传统线键合技术连接的封装横截面。这些晶粒的厚度只有40微米，是迄今所见封装中最薄的，相比之下三星上代32层堆叠3D V-NAND中的晶粒厚度约为110微米。

另外，AMD R9 Fury X显卡所用海力士HBM显存的晶粒厚度约为50微米，三星TSV DDR4 DRAM晶粒的厚度约为55微米。

40微米，可能已经逼近300毫米晶圆无需使用承载晶圆(carrier wafer)所能实现的最薄极限了。

单独的一个256Gb晶粒，包括两个5.9×5.9毫米的闪存Bank，存储密度约为每平方毫米2600MB，而这还是21nm工艺实现的，相比之下三星16nm工艺平面型NAND闪存的密度只有每平方毫米740MB。

这是闪存阵列部分的SEM(扫描式电子显微镜)横截面，可以看到其中有55个闸极层，包括48个NAND单元层、4个虚拟闸极、2个SSL、1个GSL。

这是V-NAND顶部的更高倍数放大图

作为对比的三星32层V-NAND TEM(隧道电子扫描显微镜)横截面

V-NAND串联TEM平面图，可看到多个环形的分层

三星16nm平面型NAND闪存阵列

相关资讯

“中国芯”逆袭时刻：新唐携7大新品打造全场景AIoT解决方案矩阵

在万物互联与智能化浪潮席卷全球的今天，新唐科技以颠覆性创新奏响行业强音。4月25日，这场历时10天、横跨七城的科技盛宴在深圳迎来高潮，以"创新驱动AI、新能源与车用科技"为主题，汇聚全球顶尖行业领袖，首次公开七大核心产品矩阵，展现从芯片设计到智能生态的全链条创新能力，为半导体产业转型升级注入新动能。

半导体先进制程技术博弈：台积电、英特尔与三星的差异化路径

在2025年北美技术研讨会上，台积电正式宣布其A14（1.4nm）工艺将于2028年量产，并明确表示无需依赖ASML最新一代High NA EUV光刻机。这一决策背后，折射出全球半导体巨头在技术路线、成本控制和市场竞争中的深层博弈。

嵌入式主板EMB-3128：轻量级边缘计算的工业级解决方案

随着AIoT技术的快速落地，智能设备对高性能、低功耗嵌入式硬件的需求持续攀升。华北工控推出的EMB-3128嵌入式主板，搭载Intel® Alder Lake-N系列及Core™ i3-N305处理器，以高能效比设计、工业级可靠性及丰富的接口配置，成为轻量级边缘AI计算的理想选择。该主板支持DDR5内存、多模态扩展接口及宽温运行环境，可广泛应用于智能家居、工业自动化、智慧零售等场景，助力产业智能化升级。

从ASMI财报看行业趋势：AI芯片需求爆发如何重塑半导体设备市场？

作为全球半导体沉积设备领域的龙头企业，荷兰ASM国际（ASMI）近日发布2024年第一季度财报，展现强劲增长动能。财报显示，公司当季新增订单额达8.34亿欧元（按固定汇率计算），同比增长14%，显著超出市场预期的8.08亿欧元。这一表现主要受益于人工智能芯片制造设备需求激增与中国市场的战略性突破，同时反映出半导体产业技术迭代与地缘经济博弈的双重影响。

车规级SerDes国产替代提速：解析纳芯微NLS9116/NLS9246技术优势与市场潜力

随着汽车智能化加速，车载摄像头、激光雷达、显示屏等传感器数量激增，数据传输带宽需求呈指数级增长。传统国际厂商基于私有协议（如TI的FPD-Link、ADI的GMSL）垄断车载SerDes市场，导致车企供应链弹性不足、成本高企。2025年4月，纳芯微电子发布基于HSMT公有协议的全链路国产化SerDes芯片组（NLS9116加串器与NLS9246解串器），通过协议解耦、性能优化与供应链自主可控，为ADAS、智能座舱等场景提供高性价比解决方案，标志着国产车规级芯片从“跟跑”迈向“并跑” 。