可穿戴PCB设计需要注意哪些点?

发布时间:2016-03-21 阅读量:681 来源: 我爱方案网 作者:

【导读】由于体积和尺寸都很小,对日益增长的可穿戴物联网市场来说几乎没有现成的印刷电路板标准。在这些标准面世之前,我们不得不依靠在板级开发中所学的知识和制造经验,并思考如何将它们应用于独特的新兴挑战。

有三个领域需要我们特别加以关注,它们是:电路板表面材料,射频/微波设计和射频传输线。

PCB材料

PCB一般由叠层组成,这些叠层可能用纤维增强型环氧树脂(FR4)、聚酰亚胺或罗杰斯(Rogers)材料或其它层压材料制造。不同层之间的绝缘材料被称为半固化片。

可穿戴设备要求很高的可靠性,因此当PCB设计师面临着使用FR4(具有最高性价比的PCB制造材料)或更先进更昂贵材料的选择时,这将成为一个问题。

如果可穿戴PCB应用要求高速、高频材料,FR4可能不是最佳选择。FR4的介电常数(Dk)是4.5,更先进的Rogers 4003系列材料的介电常数是3.55,而兄弟系列Rogers 4350的介电常数是3.66。
多层电路板的叠层图,图中展示了FR4材料和Rogers 4350以及核心层厚度。
图1:多层电路板的叠层图,图中展示了FR4材料和Rogers 4350以及核心层厚度。

一个叠层的介电常数指的是叠层附近一对导体之间的电容或能量与真空中这对导体之间电容或能量的比值。在高频时,最好是有很小的损耗,因此,介电系数为3. 66的Roger 4350比介电常数是4.5的FR4更适合更高频率的应用。

正常情况下,可穿戴设备用的PCB层数从4层到8层。层的构建原则是,如果是8层PCB,它应能提供足够的地层和电源层并将布线层夹在中间。这样,串扰中的纹波效应就能保持最小,并能显著减少电磁干扰(EMI)。

在电路板版图设计阶段,版图安排方案一般是将大块地层紧靠电源分配层。这样可以形成很低的纹波效应,系统噪声也能被减小到几乎为零。这对射频子系统来说尤其重要。

与Rogers材料相比,FR4具有较高的耗散因数(Df),特别是在高频的时候。对于更高性能的FR4叠层来说,Df值在0.002左右,比普通FR4要好一个数量级。不过Rogers的叠层只有0.001或更小。当将FR4材料用于高频应用时,就会在插损方面产生明显的差异。插损被定义为在使用FR4、Rogers或其它材料时信号从A点传输到B点的功率损失。

制造问题

可穿戴PCB要求更加严格的阻抗控制,对可穿戴设备来说这是一个重要的因素,阻抗匹配可以产生更加干净的信号传输。在较早前,信号承载走线的标准公差是±10%。这个指标对今天的高频高速电路来显然不够好。现在的要求是±7%,在有些情况下甚至达±5%或更小。这个参数以及其它变量会严重影响这些阻抗控制特别严格的可穿戴PCB的制造,进而限制了能够制造它们的商家数量。

采用Rogers特高频材料做的叠层的介电常数公差一般保持在±2%,有些产品甚至可以达到±1%,相比之下FR4叠层的介电常数公差高达10%,因此,比较这两种材料可以发现Rogers的插损特别低。与传统的FR4材料相比,Rogers叠层的传输损耗和插损要低一半。

在大多数情况下,成本最重要。然而,Rogers能以可接受的价位提供相对低损耗的高频叠层性能。对商业应用来说,Rogers可以和基于环氧树脂的FR4一起做成混合PCB,其中一些层采用Rogers材料,其它层采用FR4。

在选择Rogers叠层时,频率是首要考虑因素。当频率超过500MHz时,PCB设计师倾向于选择Rogers材料,特别是对射频/微波电路来说,因为上面的走线受到严格的阻抗控制时,这些材料可以提供更高的性能。

与FR4材料相比,Rogers材料还能提供更低的介电损耗,其介电常数在很宽的频率范围内都很稳定。另外,Rogers材料可以提供高频工作要求的理想低插损性能。

Rogers 4000系列材料的热膨胀系数(CTE)具有优异的尺寸稳定性。这意味着与FR4相比,当PCB经历冷、热和非常热的回流焊循环时,电路板的热胀冷缩可以在更高频率和更高温度循环下保持在一个稳定的限值。

在混合叠层情形下,可以轻松地使用通用制造工艺技术将Rogers和高性能FR4混合在一起使用,因此也相对容易实现高的制造良率。Rogers叠层不需要专门的过孔准备工序。

普通FR4无法实现非常可靠的电气性能,但高性能FR4材料确实有良好的可靠特性,比如更高的Tg,仍然相对较低的成本,并能用于种类广泛的应用,从简单的音频设计到复杂的微波应用。

射频/微波设计考虑

便携式技术和蓝牙为可穿戴设备中的射频/微波应用铺平了道路。今天的频率范围正变得越来越动态。还在几年前,甚高频(VHF)被定义为2GHz~3GHz。但现在我们可以见到范围在10GHz到25GHz之间的超高频(UHF)应用。

因此对可穿戴PCB来说,射频部分要求更加密切地关注布线方面的问题,要把信号单独分开,使产生高频信号的走线远离地。其它考虑因素包括:提供旁路滤波器,足够的去耦电容,接地,将传输线和回路线设计的几乎相等。

旁路滤波器可以抑制噪声内容和串扰的纹波效应。去耦电容需要放置在更靠近承载电源信号的器件引脚旁边。

高速传输线和信号回路要求在电源层信号间布置一个地层,用于平滑噪声信号产生的抖动。在较高的信号速度时,很小的阻抗失配都会造成不平衡的传输和接收信号,从而产生失真。因此必须特别留意与射频信号有关的阻抗匹配问题,因为射频信号具有很高的速度和特殊的容限。

射频传输线要求控制阻抗以便将射频信号从特定的IC基底传送到PCB。这些传输线可以在外层、顶层和底层实现,也可以设计在中间层。

在PCB射频设计版图期间使用的方法有微带线、悬浮的带状线、共面型波导或接地。微带线由固定长度的金属或走线以及位于正下方的整个地平面或部分地平面组成。一般微带线结构中的特征阻抗从50Ω到75Ω。
共面波导可以在射频线路和需要走线靠很近的线路附近提供更好的隔离。
图2:共面波导可以在射频线路和需要走线靠很近的线路附近提供更好的隔离。
悬浮带状线是另外一种布线和抑制噪声的方法。这种线由内层上固定宽度的布线和中心导体上下的大块地平面组成。地平面夹在电源层中间,因此可以提供非常有效的接地效果。对可穿戴PCB射频信号布线来说这是优选的一种方法。

共面波导可以在射频线路和需要走线靠近的线路附近提供更好的隔离。这种介质由一段中心导体和两旁或下方的地平面组成。传送射频信号的最佳方法是悬浮带状线或共面波导。这两种方法可以在信号和射频走线之间提供更好的隔离。

在共面波导两边推荐使用所谓的“过孔围栏”。这种方法可以在中心导体的每个金属地平面上提供一排接地过孔。在中间运行的主要走线在每边都有围栏,因此给返回电流提供了到下面地层的捷径。这种方法可以减少与射频信号高纹波效应有关的噪声电平。4.5的介电常数保持与半固化片FR4材料相同,而半固化片—从微带线、带状线或偏移带状线—的介电常数约3.8到3.9。
在共面波导的两侧推荐使用过孔围栏。(来源:维基百科)
图3:在共面波导的两侧推荐使用过孔围栏。(来源:维基百科)
在使用地平面的某些设备中,可能会使用盲孔来提高电源电容的去耦性能,并提供从器件到地的分流路径。到地的分流路径可以缩短过孔的长度,这样可以达成两个目的:你不仅创建了分流或地,而且可以减少具有小块地的器件的传输距离,这是一个重要的射频设计因素。

相关资讯
“中国芯”逆袭时刻:新唐携7大新品打造全场景AIoT解决方案矩阵

在万物互联与智能化浪潮席卷全球的今天,新唐科技以颠覆性创新奏响行业强音。4月25日,这场历时10天、横跨七城的科技盛宴在深圳迎来高潮,以"创新驱动AI、新能源与车用科技"为主题,汇聚全球顶尖行业领袖,首次公开七大核心产品矩阵,展现从芯片设计到智能生态的全链条创新能力,为半导体产业转型升级注入新动能。

半导体先进制程技术博弈:台积电、英特尔与三星的差异化路径

在2025年北美技术研讨会上,台积电正式宣布其A14(1.4nm)工艺将于2028年量产,并明确表示无需依赖ASML最新一代High NA EUV光刻机。这一决策背后,折射出全球半导体巨头在技术路线、成本控制和市场竞争中的深层博弈。

嵌入式主板EMB-3128:轻量级边缘计算的工业级解决方案

随着AIoT技术的快速落地,智能设备对高性能、低功耗嵌入式硬件的需求持续攀升。华北工控推出的EMB-3128嵌入式主板,搭载Intel® Alder Lake-N系列及Core™ i3-N305处理器,以高能效比设计、工业级可靠性及丰富的接口配置,成为轻量级边缘AI计算的理想选择。该主板支持DDR5内存、多模态扩展接口及宽温运行环境,可广泛应用于智能家居、工业自动化、智慧零售等场景,助力产业智能化升级。

从ASMI财报看行业趋势:AI芯片需求爆发如何重塑半导体设备市场?

作为全球半导体沉积设备领域的龙头企业,荷兰ASM国际(ASMI)近日发布2024年第一季度财报,展现强劲增长动能。财报显示,公司当季新增订单额达8.34亿欧元(按固定汇率计算),同比增长14%,显著超出市场预期的8.08亿欧元。这一表现主要受益于人工智能芯片制造设备需求激增与中国市场的战略性突破,同时反映出半导体产业技术迭代与地缘经济博弈的双重影响。

车规级SerDes国产替代提速:解析纳芯微NLS9116/NLS9246技术优势与市场潜力

随着汽车智能化加速,车载摄像头、激光雷达、显示屏等传感器数量激增,数据传输带宽需求呈指数级增长。传统国际厂商基于私有协议(如TI的FPD-Link、ADI的GMSL)垄断车载SerDes市场,导致车企供应链弹性不足、成本高企。2025年4月,纳芯微电子发布基于HSMT公有协议的全链路国产化SerDes芯片组(NLS9116加串器与NLS9246解串器),通过协议解耦、性能优化与供应链自主可控,为ADAS、智能座舱等场景提供高性价比解决方案,标志着国产车规级芯片从“跟跑”迈向“并跑” 。