解析带宽HMC内存技术

发布时间:2015-05-26 阅读量:1379 来源: 我爱方案网 作者:

【导读】我爱方案网小编为大家介绍解析带宽HMC内存技术,内存技术到了需进一步革新的时候了,为此,美光、三星开发出了一个全新架构的HMC内存。

传输每比特数据的能耗比DDR3要低70%


要提升内存性能,传统的做法是通过提升频率、增加通道来实现,但内存带宽时常成为瓶颈。与此同时,智能手机和平板电脑的快速发展也对内存模块的能耗与体积有更高的要求,这些设备都需要内存在容量更大的同时体积更小并且更节能。

3D堆叠风吹到内存领域

在芯片制造领域,3D堆叠技术正在大行其道,从英特尔的3D三栅极晶体管,到三星3D垂直堆叠型结构NAND闪存芯片(3D V-NAND),如今内存领域也出现了类似的多层堆叠产品——HMC(Hybrid Memory Cube)内存。

HMC内存的基本理念是通过特殊的半导体工艺,把多个DRAM芯片层层堆叠在一起。内存的内部就像建高楼一样,由一层层DRAM晶圆芯片(每一个DRAM晶圆芯片其实可以看成一个没有进行封装的内存芯片)堆叠起来,最终组成一个大容量的内存“芯片”。因此,HMC也被称“混合存储立方体”。值得一提的是,之所以采用DRAM晶圆芯片,是因为堆叠工艺要求较高,如果以芯片对芯片的堆叠方式将耗费极大时间与成本,因此HMC采用晶圆对晶圆的堆叠法这种更便捷和节约成本的方式。

当然,芯片内部的DRAM并不是简单的堆叠起来,这里面包含着从高层向低层穿孔以连接电极的蚀刻技术,以及将这些DRAM晶圆芯片垂直围绕在各层板面上的门极结构技术等一系列独特并有突破性的工艺技术。

解析带宽HMC内存技术

HMC内存的内部结构
 
TSV硅穿孔技术术功不可没


所谓TSV硅穿孔技术,就是用激光或蚀刻方式在硅晶圆上钻出小孔,然后在不同硅晶圆之间填入金属物质,这样不同硅晶圆之间的信号可以互相传输。采用这种方式可以大幅缩小芯片的尺寸,还有提高芯片内的晶体管密度,改善层间电气互联性能,提升芯片运行速度以及降低芯片的功耗等好处。

此外,随着工艺制程的改进,芯片内晶体管体积的缩小,晶体管之间通讯的延迟时间会随之缩短,但是互联电路部分的延迟则会升高。例如90nm制程晶体管的延迟时间大约在1.6ps左右,而此时互联电路中每1mm长度尺寸的互联线路,其延迟时间为500ps左右;而到22nm制程,晶体管的延迟时间会降至0.4ps水平,而互联线路的延迟则会增加到10000ps。晶体管尺寸越小速度越快,但与此同时互联层线路的电阻则会随着线路截面积的缩小而增大,这正是导致互联层延迟增加的主要原因。

而TSV硅穿孔技术最大的优点就是减小互联线的长度,能够实现距离最短的互连,通过在芯片和芯片、晶圆和晶圆之间制造垂直导通,能够将逻辑、内存和模拟等组件非常紧密地连结在一起。TSV硅穿孔技术可把芯片上数据需要传输的距离缩短1000倍,并使每个元件的互连性增加100倍。采用了TSV硅穿孔技术之后,进而可降低寄生电容和耗电量,功耗随之降低。此外,该技术还可以缩小尺寸,采用区域数组式垂直互连的作法比起打线接合或导线架封装更节省空间,因此HMC内存颗粒所占体积仅为目前DDR3内存颗粒的10%。

解析带宽HMC内存技术
 TSV技术示意图

逻辑芯片,HMC 上的总管


我们都知道,人心散了,队伍不好带的道理。利用TSV硅穿孔技术将很多“小兄弟(DRAM晶圆芯片)”堆叠在一个模组里,内存的数据传输、带宽控制更加的复杂。如果跟以前一样直接交由主板或CPU的内存控制器来管理,肯定会影响效率,怎么办?为此,HMC内存中引入了一颗逻辑芯片。

这颗逻辑芯片就相当于一个次内存控制器,负责管理HMC内存中各内存芯片之间的数据传输、带宽控制,然后再将工作成果提交到主内存控制器。通过逻辑芯片的方式不仅能提高效率,还解决了另一个问题。现在处理器核心增加的趋势非常明显,而目前的内存必须通过外部内存控制器这唯一的路径与处理器连接,无法为处理器的各个内核及时提供数据。HMC内存则不同,逻辑芯片能够从特定的存储层向某个处理器的内核定向发送数据。这样处理器的每一个内核都能够与内存模块建立直接的连接,并且每一个连接都能够以最高的速度运行。因而,HMC内存不会在处理器内核数量持续增多的情况下出现瓶颈,只需通过逻辑芯片提供更多的连接,即可保证内存与处理器之间数据的高速传输。这也正是英特尔为什么也看好HMC的重要原因。

解析带宽HMC内存技术

逻辑芯片负责管理HMC内存中各内存芯片之间的数据传输、带宽控制

高带宽、低功耗,HMC内存的两大卖点


HMC内存与现有的DRAM内存相比,最大的优点就是超高的带宽。在2011年的英特尔IDF大会上,英特尔与美光公司首次展示了包含4个内存层的HMC内存原型。在主板能够提供相应支持的情况下,它能以128Gbps的速率传输数据,相比于4GB DDR3内存的10.7Gbps有接近12倍的提升。同时与当前DRAM模块中缓慢的并行接口不同,HMC内存在TSV硅穿孔技术的支持下,芯片垂直堆栈与逻辑层之间的带宽高达1Tbps,相比目前最新的DDR3内存11Gbps的传输速度,创新的接口可以确保每个HMC内存模块的性能都在DDR3模块的15倍以上。

此外,得益于逻辑芯片的智能内存管理技术,HMC内存的能耗优势也相当明显,传输每比特数据的能耗比三星RDIMM内存模块低30%。理论上,HMC内存比目前DDR3内存传输每比特数据的能耗要低70%。此外由于HMC内存的密度增加,且体积变小,所使用的空间只有现今DIMM内存的10%,使得每台机器将可容纳更多的内存。

前景似锦,如何降身价仍是个问题


尽管美光已经宣布开始出货HMC内存的样品,但这种新产品首先将应用于超级计算机等高性能领域,进入消费级市场那就得等到2015~2016年了。由于HMC内存拥有一个非常紧凑的结构,体积大大减小,功耗较低等优点,未来HMC内存还将应用到智能手机、平板电脑上。

这一切看似很美,事实上,从HMC内存问世至今,成本便一直是最令人诟病的问题,其引以为豪的TSV硅穿孔技术就是成本居高不下的罪魁祸首。大多数情况下TSV硅穿孔技术都需要打通不同材料层,包括硅材料、IC中各种绝缘或导电的薄膜层,而这里面蚀刻工艺是关键,这对厂商的制程工艺提出了更高的要求。高要求背后,也意味着高成本。采用TSV硅穿孔技术之后,每片晶圆将会增加约100~120美元的成本,这显然是不能满足内存成本效益需求。根据半导体厂商和制造设备厂商的说法,应用TSV硅穿孔技术可接受的成本是每片晶圆50美元,这在目前仍然非常有难度。另外,由于TSV硅穿孔技术牵涉到如执行的位置、钻孔的方式、互连的方法等问题仍未有明确的公开标准。因此,为了使HMC生产有个统一的标准,HMC联盟也随之诞生了。

HMC联盟是由美光、三星主导、专门针对HMC制订相应的标准的组织。目前包括IBM、微软、ARM、惠普、海力士在内的国际巨头都已经加入了加入到HMC联盟中,开发成员所涉及的领域涵盖芯片、服务器、内存、软件系统等。值得一提的是,英特尔很久以前就与美光有合作开发HMC,但英特尔却并没有加入到HMC联盟中。

解析带宽HMC内存技术

HMC联盟成员名单,但是很久以前就与美光有合作开发HMC的英特尔却没加入到这一联盟。

相关文章


应用于数据中心的智能网络带宽需求分析

高精度宽带锁相环HMC830LP6GE

4G技术“挺身而出”解决智能家居面临带宽的烦恼
相关资讯
“中国芯”逆袭时刻:新唐携7大新品打造全场景AIoT解决方案矩阵

在万物互联与智能化浪潮席卷全球的今天,新唐科技以颠覆性创新奏响行业强音。4月25日,这场历时10天、横跨七城的科技盛宴在深圳迎来高潮,以"创新驱动AI、新能源与车用科技"为主题,汇聚全球顶尖行业领袖,首次公开七大核心产品矩阵,展现从芯片设计到智能生态的全链条创新能力,为半导体产业转型升级注入新动能。

半导体先进制程技术博弈:台积电、英特尔与三星的差异化路径

在2025年北美技术研讨会上,台积电正式宣布其A14(1.4nm)工艺将于2028年量产,并明确表示无需依赖ASML最新一代High NA EUV光刻机。这一决策背后,折射出全球半导体巨头在技术路线、成本控制和市场竞争中的深层博弈。

嵌入式主板EMB-3128:轻量级边缘计算的工业级解决方案

随着AIoT技术的快速落地,智能设备对高性能、低功耗嵌入式硬件的需求持续攀升。华北工控推出的EMB-3128嵌入式主板,搭载Intel® Alder Lake-N系列及Core™ i3-N305处理器,以高能效比设计、工业级可靠性及丰富的接口配置,成为轻量级边缘AI计算的理想选择。该主板支持DDR5内存、多模态扩展接口及宽温运行环境,可广泛应用于智能家居、工业自动化、智慧零售等场景,助力产业智能化升级。

从ASMI财报看行业趋势:AI芯片需求爆发如何重塑半导体设备市场?

作为全球半导体沉积设备领域的龙头企业,荷兰ASM国际(ASMI)近日发布2024年第一季度财报,展现强劲增长动能。财报显示,公司当季新增订单额达8.34亿欧元(按固定汇率计算),同比增长14%,显著超出市场预期的8.08亿欧元。这一表现主要受益于人工智能芯片制造设备需求激增与中国市场的战略性突破,同时反映出半导体产业技术迭代与地缘经济博弈的双重影响。

车规级SerDes国产替代提速:解析纳芯微NLS9116/NLS9246技术优势与市场潜力

随着汽车智能化加速,车载摄像头、激光雷达、显示屏等传感器数量激增,数据传输带宽需求呈指数级增长。传统国际厂商基于私有协议(如TI的FPD-Link、ADI的GMSL)垄断车载SerDes市场,导致车企供应链弹性不足、成本高企。2025年4月,纳芯微电子发布基于HSMT公有协议的全链路国产化SerDes芯片组(NLS9116加串器与NLS9246解串器),通过协议解耦、性能优化与供应链自主可控,为ADAS、智能座舱等场景提供高性价比解决方案,标志着国产车规级芯片从“跟跑”迈向“并跑” 。