智能自适应滤波器的DSP设计方案

发布时间:2015-01-26 阅读量:1126 来源: 我爱方案网 作者:

【导读】 根据自适应滤波的原理,主要论述和分析了易于实现的最小均方差算法,通过比较IIR结构和FIR结构滤波器的优缺点,采用横向FIR结构的自适应滤波器来实现。为了满足自适应滤波的实时性要求,采用TMS320F28234芯片的系统设计。

“好消息!2015年新年来临之际,我爱方案网准备了ST开发板、庆科WIFI模块开发套件以及智能硬件研发必备的精密样片,只需填写个人信息与开发计划即有机会获得。更多详情>>>>”

根据自适应滤波的原理,主要论述和分析了易于实现的最小均方差算法,通过比较IIR结构和FIR结构滤波器的优缺点,采用横向FIR结构的自适应滤波器来实现。为了满足自适应滤波的实时性要求,采用TMS320F28234芯片的系统设计,并设计了其硬件最小系统和软件系统,最后用TMS320F28234实现自适应滤波器。仿真结果表明,本方案的自适应滤波器滤波效果优越,具有较强的实用性。

0 引言


滤波是信号处理领域的一种最基本而又极其重要的技术。利用滤波技术可以从复杂的信号中提取所需要的信号,同时抑制噪声或干扰信号,以便更有效地利用原始信号。滤波器在电子电路系统中应用很多,技术也较为复杂,有时滤波器的优劣直接决定产品的性能,所以滤波器的理论研究和产品开发非常的重要。

自适应滤波器是相对固定滤波器而言的,当固定的设计规范是未知的,或者采用时不变滤波器不能满足设计的要求设计规范时,就需要采用自适应滤波器。严格地讲,自适应滤波器是一种非线性滤波器,因此不满足齐次性和叠加性条件,如果在某个给定的时刻固定的滤波器参数,则其输出信号是输入信号的线性函数。自适应滤波器是在没有任何关于信号和噪声的先验知识的条件下,自适应滤波器利用前一时刻已获得的滤波器参数来自动调节现时刻的滤波器参数,以适应信号和噪声未知或随机变化的统计特性,从而实现最优滤波,所以其适用范围更广。

1 DSP 的自适应滤波器的总体方案设计


本系统采用利用数字信号处理器来完成自适应滤波器的设计,系统如图1所示。

智能自适应滤波器的DSP设计方案

系统工作原理:自适应滤波器的整体设计思路中模拟信号输入,输入信号首先进行抗混叠滤波,然后将模拟信号变换成数字信号。根据奈奎斯特抽样定理,为保证有用信息不丢失,抽样频率至少是输入带限信号最高频率的2倍。经过ADC转换成数字信号,DSP芯片预先设计好的自适应滤波算法程序,对输入的数字信号处理。这种自适应滤波器的设计是具有跟踪信号和噪声变化的能力,也不需要知道关于输入信号的先验知识。

经过DSP芯片处理后的信号通过DAC再转换成连续的模拟波形,之后进行平滑滤波就可得到需要的模拟信号。

1.1 自适应滤波器原理


自适应滤波器是一种能够自动调整本身参数的特殊维纳滤波器,在设计时不需要预先知道关于输入信号和噪声的统计特性,它能够在工作过程中逐步“了解”或估计出所需的统计特性,并以此为依据自动调整自身的参数,以达到最佳滤波效果。一旦输入信号的统计特性发生变化,它又能够跟踪这种变化,自动调整参数,使滤波器性能重新达到最佳。

自适应滤波器中参数可调数字滤波器结构可以是FIR数字滤波器或IIR数字滤波器,也可以是格型数字滤波器,输入信号x(n) 通过参数可调数字滤波器后产生输出信号(或响应)y(n),将其与参考信号(或称期望响应)d(n)进行比较,形成误差信号e(n),并以此通过某种自适应算法对滤波器参数进行调整,最终使e(n) 的均方值最小。

图2所示即为自适应滤波器的一般结构。

智能自适应滤波器的DSP设计方案

1.2 自适应滤波器结构


自适应IIR滤波器与自适应FIR滤波器相比较,自适应IIR 滤波器存在突出的缺点,主要的缺点包括:自适应IIR滤波器存在不稳定的可能性倾向;而且收敛速度慢等。因此,一般采用FIR滤波器作为自适应滤波器的结构。自适应滤波器最直接的实现就是直接形式的FIR结构,但在本论文中采用FIR横向结构设计自适应滤波器。这种结构仅包含有由延迟级数所决定的有限个存储单元,可归结为有限冲激响应(FIR)或横向滤波器(Kallman)。输入信号被若干延迟单元延时,其延迟时间可以是连续的。这些延迟单元的输出与存储的一组权系数依次相乘,将其乘积相加得到输出信号。这意味着输出是输入信号与所存储的权系数或冲激响应的卷积。这种滤波结构仅包含有零点(因为没有递归反馈单元),因此,若要获得截止的频率特性,则需要有大量的延迟单元。但是,这种滤波器始终是稳定的,并能提供线性相位特性。图3所示为FIR横向滤波器结构。

 

智能自适应滤波器的DSP设计方案

1.3 DSP的最小硬件系统设计


DSP的硬件最小系统设计包括DSP芯片、电源转换电路、时钟电路、复位电路、JTAG 仿真接口等,如图4所示。

智能自适应滤波器的DSP设计方案

2 基于DSP 的自适应滤波器的软件设计


采用TMS320F28234实现自适应滤波器,自适应算法采用基本的LMS算法,滤波器的结构采用横向FIR结构。

自适应滤波器的TMS320F28234的设计中,程序设计语言运用汇编语言,自适应滤波器程序设计流程如图5所示。

智能自适应滤波器的DSP设计方案

3 仿真验证

为了说明自适应滤波器的优越性,这里通过仿真结果来表明。通过引入一个已有的数据文件方式得到一个受到噪声干扰的正弦波信号,该波形作为自适应滤波的输入信号。自适应滤波程序在CCS 环境下编译、链接、修改语法错误,编译链接通过后,加载并连接程序,连接生成公共目标代码文件,在线下载到DSP中运行。将编译产生的可执行文件下载到 DSP芯片中后,经过运行得到时域图,输入信号的时域图如图6所示。

智能自适应滤波器的DSP设计方案

智能自适应滤波器的DSP设计方案

由图6可以看到,低频信号中叠加了有噪声信号,导致低频信号出现了较大的畸变。低频的信号中叠加了比较多的高频噪声,只有进行高频滤波才能够得到比较好的原始低频信号。在观察输出波形时,能够看到输出波形中仅剩余了低频信号,滤除了高频成分。通过图6 和图7的对比,输入信号的高频噪声基本上得到了滤除。但是由于参数设置不够精确等原因造成的高频噪声没有得到完全消除,但是也很明显的显现了低通滤波的目的。

本文论述了基于TMS320F28234的自适应滤波器系统的设计方案。方案中的自适应滤波器能够在没有任何关于信号和噪声的先验知识的条件下,达到最优滤波的目的。根据自适应滤波的原理,主要论述和分析了易于实现的最小均方差算法,通过比较IIR结构和FIR结构滤波器的优缺点,采用横向FIR结构的自适应滤波器来实现。为了满足自适应滤波的实时性要求,采用TMS320F28234芯片的系统设计,并设计了其硬件最小系统和软件系统,最后用TMS320F28234 实现自适应滤波器。在自适应滤波器的仿真结果中,自适应滤波器实现了对含有噪信号的频率跟踪,并表明自适应滤波器能很好地消除叠加在信号上的噪声。进而验证了本方案的自适应滤波器滤波效果优越,具有较强的实用性。

相关文章

智能刹车控制电路设计方案,让DSP嵌入式技术来解决

MTK+DSP高度安全3D指纹识别设计方案

基于ARM+DSP的嵌入式四轴运动控制器设计方案
相关资讯
双面散热+5×6mm²封装:解密英飞凌如何实现IBC能效三级跳

随着AI算力需求呈指数级增长,全球超大规模数据中心对供电系统的能效与功率密度提出更高要求。英飞凌科技(FSE: IFX)最新发布的OptiMOS™ 6 80V功率MOSFET,通过5x6 mm²双面散热(DSC)封装技术,在中间总线转换器(IBC)应用中实现0.4%效率提升,单kW负载节省4.3 W功耗。据测算,部署该方案的2000机架数据中心每小时可节能1.2 MWh,相当于25辆小型电动车充电所需能量。

900GB/s突破!英伟达开放核心互连技术引发行业震动

在2024年台北国际电脑展(Computex 2024)主题演讲中,英伟达CEO黄仁勋宣布将向全球芯片设计企业开放其核心互连技术——第四代NVLink Fusion。该技术旨在突破传统芯片间通信瓶颈,为构建下一代AI算力集群提供标准化解决方案

多协议并发+超低功耗!Qorvo QPG6200系列重塑物联网连接标准

全球连接与电源解决方案领导厂商Qorvo®(纳斯达克代码:QRVO)近日宣布,其QPG6200产品组合新增三款支持Matter标准的系统级芯片(SoC),包括QPG6200J、QPG6200M和QPG6200N(注:信息源自Qorvo官方新闻稿)。这一扩展标志着Qorvo在智能家居与工业物联网领域的进一步突破,通过ConcurrentConnect™技术与超低功耗架构,为多协议设备提供无缝互操作性与高效能支持。

双城启幕,共探软件定义未来——MATLAB EXPO 2025中国用户大会即将开启沪京双城科技盛宴

北京,2025年5月19日——在数字化浪潮重塑产业的当下,MathWorks正式公布MATLAB EXPO 2025中国用户大会的革新布局。这场年度技术盛会将于5月20日登陆上海国际会议中心,5月27日移师北京国家会议中心,首创"沪京双城"联动态势。本届大会聚焦"软件定义产品"的产业革命,通过50+深度技术研讨与行业实践案例,系统展示MATLAB®和Simulink®在智能驾驶、新能源系统、脑科学计算、无人机集群等前沿领域的技术突破,汇聚全球500强企业技术领袖、科研院所专家及创新团队,共同解构数字化工程转型的底层逻辑与实施路径。

康盈半导体扬州基地投产:国产存储产业链再添“芯”动能

在全球半导体产业加速重构的背景下,中国存储企业正通过技术创新与产业链整合抢占战略高地。2025年5月16日,康盈半导体扬州存储模组智造基地正式投产,标志着其在存储领域的全产业链布局迈出关键一步。这一项目的落地,不仅为国产存储技术自主可控注入新动能,也为区域经济转型升级提供了示范样本。