智能家居视频解码器的技术设计方案

视频解码器是对已编码的数字视频进行还原解码操作的程序（视频播放器）或设备。比如系统安装了real编码器那就能将其他格式文件转换成rm或rmvb格式，如果安装了real解码器那就能播放rm或rmvb格式文件。

H.264视频解码芯片中视频控制器的设计

H.264是ITU-T VCEG组织和ISO/IEC MPEG组织共同研究的新型视频压缩标准，相比其他视频压缩算法，具有压缩比高、算法复杂的特点。由于编码算法的复杂性，系统对图像解码速度和功耗要求非常严格，因此，在设计解码器时采用了H.264解码专用芯片的设计方案。

LCD TV视频解码器技术简介

就技术层面而言，LCD TV是属于高整合电子产品。它涵盖了算法、软件、硬件、芯片、无线射频等领域，与之相近的，应该是数位机顶盒(Digital STB)，不过，前者的技术复杂度又远远超过后者，因为LCD TV或HDTV除了包含了网络通信的功能以外，还包括OSD(On Screen Display)和“缩放控制器(Scalar)”、屏幕驱动等功能。

AVS-M与H.264(Baseline)视频解码器结构的分析

AVS-M和H.264（Baseline）视频解码器在结构上十分相似，但又各有其核心思想，本文基于JM10.2和WM3.3源代码对两解码器的关键技术作了详细分析。程序中并未单独有H.264（Baseline）的代码，是笔者从JM10.2中抽取出来分析的，下文中H.264均表示从基本档次上考虑。

视频解码器SAA7111在图像采集中的应用

SAA7111可编程视频处理器，该芯片集A／D与解码功能于一身，片内附有锁相、自动钳位、自动增益控制、时钟产生、多制式解码等电路，另外，SAA7111还可对亮度、对比度和饱和度进行控制。它既能支持PAL电视制式，又可支持NTSC电视制式。


基于OMAP3的视频解码器的通用解码方案

本文分析了0MAP平台的硬件结构与软件编程特点;总结了TI公司提供的专用图像图形处理库(IMGLIB)的使用技巧，并与OMAPl510进行了部分比较;在流行的视频编解码标准的基础上，提出了基于OMAP3的视频解码器的通用解码方案。

基于视频解码芯片与CPLD的实时图像采集系统

本文采用视频解码芯片与复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）设计了一套实时图像采集系统，克服了以上缺点。其中视频解码芯片可以从视频信号中自动获取行、场同步信号，并完成A/D转换，而具有在系统编程（ISP）功能的CPLD可以通过软件实现逻辑重构，将逻辑控制、地址发生器等电路全部集成在一块芯片中。系统具有体积小、成本低、可靠性高、升级容易、开发周期短等优点。

TMS320C6201在MPEG-4视频解码器中的应用

本文在研究了MPEG-4的视频编解码算法之后，成功地在TMS320C6201 EVM板上编程实现子MPEG-4 SVP的实时解码，为最终设计出独立的MPEG-4解码器打下了基础。此解码器可以嵌入到某些移动终端中，用于解码VPEG-4码流，如PDA、机顶盒和住宅网关等；还可以与相应的编码器配套用于远程监控中。

基于FPGA的AVS视频解码芯片仿真和验证平台设计

本文提出了视频解码芯片的验证框架，并设计实现了基于FPGA的视频解码芯片验证平台。该硬件验证平台包括视频解码系统和VGA显示系统两部分，通过视频解码系统可以嵌入待验证的视频解码系统和硬件模块，提高了验证速度和效率。该验证平台具有操作灵活、验证效率高、可重用性强和易扩展为验证其他视频标准解码芯片的验证平台等优点。

H.264视频解码器在C6416 DSP上的实现

本文介绍了H.264解码器算法的DSP实现。在设计中，采用了ATEME公司的网络视频开发平台（NVDK C6416）作为DSP处理平台，实现了H.264的优化解码算法。对于QCIF视频序列，解码速度达50～60帧/秒。

监控和检查系统中的视频解码器基本原理

视频检查系统已被广泛应用于商业和工业领域。本文将通过几个例子来阐述提取有用数据如何能够使处理要求和存储器容量达到最小、使DSP使用率达到最低，并介绍ADI公司视频解码器的特殊性能如何能够简化视频算法、加快视频检查系统的开发速度。

相关文章

智能家居 PLM1000 CRT 电视机高清电视图像设计方案

智能家居S3C44B0X的大型LED显示系统设计方案

应用于智能家居的ADSP-TS201S图像采集处理系统方案