【导读】Xilinx打破隔代领先怪圈，在20nm节点再创两大行业第一：20nm FPGA业内第一个投片，行业第一个20nm ASIC级可编程架构(UltraScale)FPGA。相对竞争产品，该器件提前一年实现1.5至2倍的系统级性能和可编程系统集成度。
自FPGA首次问世以来，ASIC设计业第一次感受到了丝丝凉意，原因无它，赛灵思公司(Xilinx)今日正式宣布推出行业内首个20nm ASIC级可编程架构（UltraScale）FPGA。这种FPGA从架构上大幅优化了FPGA相对ASIC的两大固有弱点：功耗大、速度慢，不仅大幅拉近了FPGA与ASIC的性能差距，而且还提供了ASIC所无法提供的三大优势：无昂贵NRE成本、可小批量采购和实时供货。
最新20nm UltraScale FPGA不仅使得Xilinx可以延续28nm工艺一系列行业创新，而且得以在20nm工艺节点再创两大行业第一：半导体和PLD行业首款20nm FPGA器件投片；行业第一个ASIC级可编程架构UltraScale。这些具有里程碑意义的行业第一发布，延续了赛灵思在28nm领域投片首款器件以及在All Programmable SoC、All Programmable 3D IC和SoC增强型设计套件上所实现的一系列行业第一的优势。
图1：赛灵思UltraScale架构：行业第一个ASIC级可编程架构,可从20nm平面晶体管结构工艺向16nm乃至FinFET晶体管技术扩展，从单芯片向3D IC扩展。它不仅能解决整体系统吞吐量扩展限制的问题和时延问题，而且直接应对先进节点芯片性能方面的最大瓶颈问题——互连。
赛灵思公司可编程平台产品部高级副总裁Victor Peng指出：“我们制定了业界最积极的20nm投片计划，我相信，和最接近的竞争产品相比，赛灵思在在高端器件上远远领先至少一年的时间，而在中端器件上则领先至少半年左右。当你结合采用台积(TSMC)技术和我们的UltraScale架构，并通过我们的Vivado设计套件进行协同优化，我们相信将比竞争对手提前一年实现1.5至2倍的系统级性能和可编程系统集成——相当于领先竞争产品整整一代。”
赛灵思同台积合作，就像28HPL（高性能低功耗）开发过程一样，把高端FPGA的要求注入20SoC开发工艺之中。赛灵思和台积公司在28nm工艺节点上的通力协作，让赛灵思成为行业第一个28nmAll Programmable FPGA、SoC和3D IC器件的推出者，把赛灵思推上了性价比和功耗、可编程系统集成以及降低材料清单（BOM）成本方面领先一代的地位。现在，赛灵思已经将这种行之有效的行业领先合作模式从28nm扩展到20nm，推出了行业首个ASIC级可编程架构—UltraScale。
最新开发的UltraScale架构包括20nm平面晶体管结构工艺和16nm乃至FinFET晶体管技术扩展，包括单芯片和3D IC。它不仅能解决整体系统吞吐量扩展限制的问题和时延问题，还能直接应对先进节点芯片性能方面的最大瓶颈问题—互连。
现在，人们需要采用一种创新型的架构来管理每秒数百Gbps信息流的系统性能，以及在全线速下进行智能处理的能力，并可扩展至Tb级流量和每秒10亿次浮点运算（teraflop）级的计算能力。单凭提升每个晶体管或系统模块的性能，或者增加系统模块数量，都不足以实现上述目标，因此必须从根本上提高通信、时钟、关键路径以及互连技术，以实现行业新一代高性能应用（如图3所示），满足海量数据流和智能数据包、DSP或图像处理等要求。
UltraScale架构FPGA主要威胁的是高性能大容量ASIC市场，它目前主要针对四大高性能Smarter应用：OTN联网、数字视频、无线通信和雷达。OTN联网线速正在从100Gbps向400Gbps和1Tbps发展，包处理线速要求大于400Gbps；数字视频清晰度正在从1080p向4K/2K和8K发展，数据流速远大于5Tbps；无线通信正在从3G向LTE和LTE-Advanced发展，I/O和存储器带宽要求大于5Tbps；雷达正在从无源阵列向有源阵列和数字阵列发展，要求DSP性能大于7 TMACs。
Xilinx公司全球高级副总裁汤立人（Vincent Tong）说：“这些快速增长的IP数量正在对运算器件的性能提出更高的需求，而电信运营商或制造商又希望系统BOM和功耗更低，要满足以上相互矛盾的需求，现有的Virtex-7、Kintex-7和Virtex-7系列FPGA已经有些力不从心，这是我们开发UltraScale架构FPGA的主要原动力。”
图2：Xilinx公司全球高级副总裁汤立人（Vincent Tong）
UltraScale架构通过在全面可编程的架构中采用尖端ASIC技术，可解决如下挑战：1）针对海量数据流而优化的宽总线支持多兆兆位(multi-terabit)吞吐量；2）多区域类似ASIC的时钟、电源管理和下一代安全性；3）高度优化的关键路径和内置的高速存储器串联，打破DSP和包处理的瓶颈；4）第二代3D IC系统集成芯片间带宽的步进功能；5）高I/O和存储器带宽，提供动态时延缩短和3D IC宽存储器优化接口；6）Vivado工具消除布线拥堵和协同优化，器件利用率超过90%，且不会影响性能。
UltraScale FPGA性能大大超越今天的7系列FPGA。汤总表示：“以前2个Virtex-7只能实现200Gbps MuxSAR OTN交换，但今天1个UltraScale FPGA就可以实现400Gbps MuxSAR OTN交换，在系统功耗和成本不变情况下，性能提升了2倍；以前1个Virtex-7只能用于实现200Gbps MAC to Interlaken桥接器，但今天1个Virtex UltraScale FPGA就可以实现400Gbps MAC to Interlaken，系统性能提升了2倍，虽然系统BOM增长了44%，但系统功耗却减少了25%；如用于256通道超声图像处理，以前需要4个Kintex-7，现在只需要2个Kintex UltraScale，不仅系统BOM降低了40%，系统功耗降低了50%，而且性能还提升了30%。”
汤总透露，首批推出的UltraScale器件将是Virtex UltraScale和Kintex UltraScale，将来再视市场需求推出ZYNQ UltraScale。UltraScale FPGA不仅进一步扩展赛灵思目前市场领先的28nm Virtex和Kintex FPGA以及3D IC产品系列，而且还将成为未来Zynq UltraScaleAll Programmable SoC的基础。
此外，UltraScale器件还将通过新的高性能架构需求实现下一代更智能系统，其中包括：1）提供智能包处理和流量管理功能的400G OTN；2）支持智能波束形成的4X4混合模式LTE和WCDMA Radio；3）支持智能图形增强和识别的4K2K和8K显示器；4）面向智能监视与侦察（ISR）的最高性能系统；5）面向数据中心的高性能计算应用。
汤总表示：“Virtex UltraScale主要面向的目标应用有：400G OTN交换、400G转发器、400G MAC to Interlaken桥接器、2x100G复用转发器、ASIC原型设计，Kintex UltraScale主要面向的目标应用有：4x4多模无线电、100G流量管理器NIC、超高视频处理、256通道超声和48通道收发雷达处理。”
赛灵思公司CEO Moshe Gavrielov表示：“随着赛灵思行业首款20nm产品的投片、首个ASIC级UltraScale架构、第一个SoC增强型Vivado设计套件，以及支持Smarter 系统设计的不断扩展的IP、C和ARM处理器解决方案的发布，赛灵思再一次扩大了PLD产业的价值和市场覆盖面。同时，我们也提前竞争产品一年为客户带来了领先一代的价值优势。”
支持UltraScale架构FPGA的Vivado设计套件早期试用版现已开始供货。首批UltraScale器件将于2013年第四季度开始发货。
相关阅读：
Xilinx业界首款20nm ASIC级All Programmable架构详解
FAQ：Xilinx首个20nm ASIC级UltraScale FPGA
