发布时间：2013-05-22 阅读量：699 来源: 我爱方案网 作者:
为简化和加速复杂IC的开发，Cadence 设计系统公司推出Tempus 时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片 (SoC) 开发者加速时序收敛，将芯片设计快速转化为可制造的产品。Tempus 时序签收解决方案代表了时序签收工具的一种新方法，它不仅使客户压缩时序签收收敛与分析的时间，实现更快流片（tape out），同时又能减少不必要的对时序分析结果的悲观，降低设计的面积和功耗。
“Cadence的使命就是帮客户打造伟大和成功的产品，” Cadence公司总裁兼首席执行官陈立武表示。“在当今复杂的系统级芯片上，能及时实现设计收敛从而抓住上市时机是一项重大的挑战。为了应对这项挑战，我们与客户及行业合作伙伴紧密合作，共同开发出了Tempus 时序签收解决方案。”
.jpg)
图 可减少面积和功耗的Tempus 时序签收解决方案
Tempus 时序签收解决方案中推出的新功能有：
市场上第一款大型分布式并行时序分析引擎，它可以扩展到使用多达数百个CPU。
并行架构使得Tempus 时序签收解决方案能分析含数亿实例的设计，同时又不会降低准确性。
新的基于路径式分析引擎，利用多核处理，可以减少对时序分析结果的悲观。利用其性能上的优势，Tempus 时序签收解决方案对基于路径式分析的使用可以比其他的解决方案更为广泛。
多模多角 (MMMC) 分析和考虑物理layout的时序收敛，采用多线程和分布式并行时序分析。
Tempus 时序签收解决方案的先进功能能够处理包含了数亿单元实例的设计，同时又不会降低准确性。客户初步使用结果显示，Tempus 时序签收解决方案能在数天时间内即在一个设计上实现时序收敛，而传统的流程在同一设计上可能要耗费数周的时间。
基于Tempus 时序签收解决方案相关人员评价
“目前，花费在时序收敛与签收上的时间接近整个设计实现流程时间的40%。复杂设计对实现时序收敛提出了更高的要求，传统的签收流程却没有能跟上这种需求的步伐。”Cadence主管芯片实现部门芯片签收与验证业务的公司副总裁Anirudh Devgan表示，“Tempus™ 时序签收解决方案利用了多处理和ECO特性，比传统流程更快达到签收，是时序签收工具在创新和性能方面取得的重大进步。”
“我们很高兴看到Cadence在静态时序分析（STA）领域取得了新的进展，” 德州仪器处理器开发总监Sanjive Agarwala表示。“在我们转向更先进的制程节点后，时序收敛变得更加困难。所幸的是，Cadence迎难而上，提供了新的技术来解决这些复杂的设计收敛问题。”
相关阅读：
赛灵思 FPGA 设计时序约束指南
http://www.52solution.com/digihome-art/80008527
Diodes公司近期公布了截至2025年6月30日的第二季度财务业绩，标志着其连续三个季度实现同比增长，显示出半导体市场的稳步复苏。根据报告，该公司在多个关键财务指标上表现稳健，受益于全球需求的逐步回升和市场结构优化。公司高层认为，这一业绩源于亚洲地区的强劲拉动和产品组合的适应性调整。
美国射频半导体龙头企业MACOM Technology Solutions于8月7日正式公布截至2025年7月4日的第三财季业绩报告。财报显示，当季实现营收2.521亿美元，较去年同期大幅增长32.3%，创下近三年最高单季增速。
美国微芯科技公司（Microchip Technology）于8月7日发布了其2026财年第一季度（截至2025年6月30日）的财务报告。报告显示，公司业绩呈现显著复苏迹象，多项关键指标环比改善，并超出此前修订后的业绩指引。
8月8日，赛力斯集团（601127）公布2025年7月产销快报。数据显示，尽管整体市场仍承压，集团在主力新能源汽车板块显现增长韧性，单月销量同比提升5.7%，而传统燃油车型业务持续收缩，反映出业务转型的深化推进。
在追求更高效率、更小体积和更低成本的电力电子系统发展趋势下，传统的硅基（Si）功率器件，特别是在双向能量流动应用（如电池管理系统BMS）中常用的背靠背MOSFET方案，逐渐显现出性能瓶颈。氮化镓（VGaN™）器件凭借其卓越的开关速度、低导通电阻和更小的尺寸，成为理想的替代者。然而，充分发挥VGaN™的潜力需要与之高度匹配的专用驱动芯片。英诺赛科（Innoscience）作为全球领先的VGaN™ IDM厂商，推出全球首款100V低边驱动芯片INS1011SD，标志着“VGaN™+专用驱动”完整解决方案的成熟，为双向电力电子系统设计带来革命性突破。
