Cadence推Avago 28nm网络芯片设计性能提升57%解决方案

发布时间:2013-02-8 阅读量:667 来源: 我爱方案网 作者:

【导读】Cadence设计系统公司推出的EDI系统使得Avago Technologies的大型28纳米网络芯片设计进度大幅提高。EDI系统提供了一种有效的方法优化高性能、千兆级设计的功耗、性能和面积,同时可以提高效率。

全球电子设计创新领先企业Cadence设计系统公司,日前宣布模拟界面元件领先供应商Avago Technologies使用Cadence Encounter Digital Implementation(EDI)系统在其大型28纳米网络芯片设计中,大幅度加快了设计进度,提高了工程效率。Avago实现了1GHz的性能,比之前所用软件设计的芯片提高了57%。此外,通过更快的时序闭合和更少设计迭代,全芯片实现的总时间也大大改进。Cadence目前正在与Avago合作开发其下一款高速网络芯片——一个1.5亿门级的设计。

1

“通过与Cadence合作,我们提高了28纳米设计的效率,”Avago的ASIC产品部门副总裁兼总经理Frank Ostojic说,“EDI系统的最新GigaOpt技术可帮助改善运行时间,这对于我们大型设计的上市时间非常重要。”

EDI系统提供了一种有效的方法优化高性能、千兆级设计的功耗、性能和面积。此外,EDI系统中内嵌的“设计内”签收功能可确保实现期间的时序与功耗计算与签收引擎最后生成的计算结果之间的相关性,减少实现与签收阶段之间的迭代次数,为设计团队提高效率。

“Avago 面临着巨大的挑战,要迅速将极其复杂的设计打入市场,同时又要保持其高指标,确保做出高质量的芯片,”Cadence硅实现部门研发高级副总裁Chi- Ping Hsu博士说,“EDI系统有GigaOpt引擎等多种先进技术,能够帮助Avago达成其大型项目的功耗、性能与面积要求。”

GigaOpt 技术是今年初EDI系统刚刚推出的一种独特的技术,综合了物理感知型综合技术与物理优化,实现更快的时序闭合与更好的相关结果。这是一种功能强大的优化技术,在尖端的高性能处理器中应用多线程处理。在Avago最新的28纳米设计中,GigaOpt的“route-driven”优化技术会在流程中较早阶段就考虑到布线层的因素,能够极大改进时序优化的最终结果。

相关资讯
村田BLM15VM系列量产在即:车规级磁珠解决高频通信干扰难题

在智能驾驶飞速发展的时代,5.9GHz频段的C-V2X(蜂窝车联网)和5.8GHz频段的DSRC(专用短程通信)已成为车辆与环境交互的关键神经。然而,GHz频段内日趋复杂的电磁环境却为通信灵敏度与可靠性带来严峻挑战。传统噪声抑制元件在应对高频宽范围干扰时力不从心,高性能宽频噪声解决方案成为行业急需突破的技术瓶颈。村田制作所(Murata)以其深厚的材料技术积淀和创新设计,适时推出了革命性的片状铁氧体磁珠——BLM15VM系列,直击高频车联网通信的核心痛点。

微软战略转型:裁员重组与800亿美元AI投资的双轨并行

据彭博社6月20日报道,微软计划于今年7月启动大规模组织结构调整,预计裁员数千人,主要集中在全球销售与客户服务部门。此举引发行业对科技巨头战略重心迁移的高度关注,尤其引人瞩目的是其裁员节省的资金流向——微软官方确认将在新财年向人工智能基础设施领域投入约800亿美元。

Microchip新一代DSC破解高精度实时控制难题,赋能AI电源与电机系统

在AI服务器爆发式增长、新能源系统复杂度飙升的产业背景下,传统控制芯片正面临三重挑战:碳化硅/氮化镓器件的高频开关控制需求、功能安全标准升级、以及机器学习边缘部署的实时性要求。Microchip最新推出的dsPIC33AK512MPS512与dsPIC33AK512MC510数字信号控制器(DSC),通过78ps PWM分辨率与40Msps ADC采样率的核心突破,为高精度实时控制树立了新基准。

全球扫地机器人市场迎开门红 中国品牌领跑优势持续扩大

根据权威机构IDC最新发布的《全球智能家居设备季度追踪报告》,2025年第一季度全球智能扫地机器人市场迎来强劲开局,总交付量达到509.6万台,较去年同期增长11.9%,连续第二个季度实现超过20%的增长率。市场活力显著提升,展现出强劲复苏势头。

汽车电子革新:TDK高集成PoC电感破解ADAS空间与成本困局

随着ADAS渗透率突破50%(据Yole 2023数据),车载传感器供电与数据传输架构面临革命性变革。传统双线分立设计(电源线+信号线)导致线束占整车重量超3%,且故障率居高不下。TDK株式会社推出的ADL8030VA系列PoC专用电感器,通过单元件高集成方案重构滤波电路,为智能驾驶系统提供空间与可靠性双重优化路径。