【导读】与所有非常依赖科技进步的行业一样，医学成像设备厂商不得不持续改进他们的产品——主要是改进系统的成像质量。无论是超声波反射声波、核磁共振成 像 （MRI） 磁场扰动还是正电子发射断层成像 （PET） 的正电子发射，大多数医学成像技术均需要患者信号接收传感器阵列。
提高成像质量的最直接方法就是扩大传感器阵列规模，但是由于为设备添加了更多的传感器，因此将信号传输至处理引擎的信号链就必须增加电子器件。与此同时，厂商还必须缩小其系统尺寸、降低功耗并提高性能。系统某一方面的性能增强也许会给其他方面带来挑战。仅仅增加传感器和信号链就可能会引发包括系统尺寸及功耗增大在内的不利影响。但是，用于医学成像系统的最新一代信号链组件使医疗系统设计人员既能改善信号链密度和功耗，同时又不影响动态性能——即系统同时实现更高的成像质量、更低的功耗以及更小的尺寸。
图 1 超低功耗 VGA 的功能结构图
[member]
医学成像接收机的组成元件
对于大多数典型医学成像应用来说，传感器阵列的每个元件都需要其自己的信号链将传感器的小信号响应传送并转换成一个匹配的小信号响应以进行数字信号处理。因为成像应用传感器的信号响应性质不尽相同，因此信号转换过程中通常离不开三个主要有源组件。首先是低噪声放大器 （LNA），其主要功能是将模拟系统的噪声系数 （NF） 尽可能地固定在一个尽可能低的水平。第二个放大器通常是在 LNA 之后，以最佳匹配模数转换器 （ADC） 末级输入摆幅的信号。
图 2 噪声系数与所选VGA 性能的对比关系
诸如 MRI 的应用（其通常在信号振幅方面摆幅不大）可以使用固定增益级。但是，如果系统在信号强度（如超声波）方面存在很大差异，那么该系统则需要可变增益放大器 （VGA），并且需要在 ADC 之前使用可编程增益放大器 （PGA）。经过 ADC 以后，模拟信号将被转换成数字信号并准备发送至系统的数字信号处理器 （DSP），该过程一般通过现场可编程门阵列 （FPGA） 完成进入末级的信号处理和转换。对于 MRI 而言，在 LNA 和放大器之间也可能有一系列混频级，以将磁体射频 （RF） 能量转换成为低频能量。因为每个元件都需要三个或更多器件，传感器每增加一倍，仅接收信号链的模拟组件数量就可能需要增加到原来的 6 至 10 倍！另外，功耗要求的增加就更不用说了。难怪系统设计人员总是不断要求组件供应商对其新型集成电路 （IC） 设计进行创新，以解决尺寸相关的问题。
高集成度：更多的信号链、更小的空间以及更低的功耗
一个主要的改进方面就是将越来越多的模拟器件集成在一个芯片上，进而减少系统所需的 IC 数量。就一个典型的超声波接收链而言，每个传感器可能都需要四个器件，其中三个为放大器。凭借现代设计与工艺，IC 供应商现在可提供将 LNA、VCA 以及 PGA 集成在一个可变增益放大器的器件，最终将芯片数量减少了三分之一。另外，当前的设计通常在每个芯片中都包括多个信号链通道，采用 64 引脚 QFN 封装的一个 IC 封装就包含了多达 8 个 VGA 通道。这就允许了 VGA 输出直接进入 ADC 的输入端，而无需外部无源或有源组件，从而节约了更多的板级空间。在图 1 中，其他功能模块（如连续波距阵开关和钳位电路，特别是对医学成像系统而言）也被集成到了该器件中。在一个器件中集成多个通道除了外形尺寸优势以外还有其他诸多优势。通常，第一个组件都是设计旨在作为一个独立的实体实现功耗与性能的平衡。虽然设计用于协同工作，但每个组件的性能看起来都要优于系统所需的性能。因此当各个组件协同工作时，每个组件都会向着过性能方向歪曲功耗与性能平衡，从而带来比期望功耗更高的功耗。但是在多级 IC 中，设计人员可以对电源进行分配，以最大程度地满足设计要求，从而在不需要电能的模块上几乎不浪费什么电能。较新的 VGA 就是一个不错的例子。由于低噪声对超声波成像系统至关重要，因此 LNA 功能对 VGA 设计而言也很重要。其输入噪声设置了系统可实现的最低噪声系数，而其增益又会直接影响后级噪声的数量，该后级会影响最终的噪声系数。通过平衡 LNA 级中功耗与性能，我们在提高 VGA 性能的同时便可实现较低功耗设计（请参见图 2）。 以前的多通道 VGA 借助一条趋势线在功耗与输入等效噪声之间权衡。可以使用每通道仅消耗 75 mW的设计来实现1.2 输入等效噪声，或实现 0.7 输入等效噪声（如果每通道 150 mW 的功耗不过载功耗预算的话）。但是由于有了非常高效的低噪声双极结晶体管 （BJT），当今的 VGA 可以对前端进行优化，从而在每通道仅为 63 mW 的情况下便可实现 0.8 的输入等效噪声。这就使得高性能成像系统在越来越小且更加便携的同时功消耗更低的电能。
降低功耗
图 3 随采样速率变化的功耗调节示例
ADC 也历经了类似的集成。许多现代设计都具有与 8 通道 VGA 相匹配的 8 个高速 ADC 通道，通常精度在 10～14 位之间，采样速率在 40～-65 MSPS 之间。通过整合输出标准（如双倍数据速率低压差分信号 （LVDS）），八通道 ADC 减少了每个 ADC 的输出引脚数量，从而实现了更小的封装尺寸。这还减少了 ADC 和数字处理引擎之间 I/O 线迹的数量，从而简化了布局。 例如，8 个12 位 ADC 将需要96 个引脚和线迹来以并行 CMOS 格式输出其数据。但是在每个 ADC 都使用了一个串行化的 LVDS 对以后，只需要 20 个引脚和线迹就足够了（ADC 具有 8 个 LVDS 对，每个帧和位时钟使用一个 LVDS 对）。
ADC 虽然大幅降低了功耗，但是不会影响它们在典型医学成像应用中运行包络的性能。由于医学成像应用的噪声和线性度的约束，高效放大器级通常为诸如锗-硅之类的内置工艺以充分利用低噪声 BJT。这些工艺使典型响应频率（从 DC 至 20 MHz）达到了最佳平衡——低噪声、低功耗以及高线性度。相反，具有医学成像所需典型采样速率的高速 ADC 通常使用 CMOS 工艺进行构建，因为该技术针对 10-14 位精度采样速率高达 65 MSPS 或以上的转换器在功耗与性能方面做了很好的权衡。
.jpg)
.jpg)
.jpg)
