数量更多,尺寸更小!利用高速信号链提高医学成像质量

发布时间:2012-06-4 阅读量:904 来源: 我爱方案网 作者: Chuck Sanna,德州仪器 (TI) 产品营销经理

中心议题:
    *  医学成像接收链的组成元件
    *  高集成度: 数量更多,尺寸更小
    *  更低的功耗以及更高的性能


与所有非常依赖科技进步的行业一样,医学成像设备厂商不得不持续改进他们的产品——主要是改进系统的成像质量。无 论是超声波反射声波、核磁共振成像 (MRI) 磁场扰动还是正电子发射断层成像 (PET) 的正电子发射,大多数医学成像技术均需要患者 信号接收传感器阵列。提高成像质量的最直接方法就是扩大传感器阵列规模。但是由于为设备添加了更多的传感器,因此将信号传输 至处理引擎的信号链就必须增加电子器件。

与此同时,厂商还必须提高其系统标准,包括特定电子组件的尺寸、功耗以及性能。系统某一方面的性能增强也许会给其 他方面带来挑战。仅仅增加传感器和信号链,可能会引发包括系统尺寸及功耗增大在内的不利影响。但是,用于医学成像系统的最新 一代信号链组件使医疗系统设计人员既能改善信号链密度和功耗,同时又不影响动态性能——即系统同时实现更高的成像质量、更低 的功耗及更小的尺寸。

医学成像接收链的组成元件

对于大多数典型医学成像应用来说,传感器阵列的每个元件都需要其自己的信号链从而将传感器的小信号响应传送并转 换成一个 fit (one fit) 以进行数字信号处理。因为成像应用传感器的信号响应性质不尽相同,因此信号转换过程中通常离不开三个主要 有源组件。首先是低噪声放大器 (LNA),其主要功能是将模拟系统的噪声系数 (NF) 尽可能地固定在一个较低水平。在 LNA 之后是对信 号进行增益的另一个放大级,以实现与末级(即模数转换器 (ADC))输入范围的最佳匹配。

诸如 MRI 的应用(其通常在信号振幅方面摆幅不大)可以使用固定增益级。但是,如果系统在信号强度(如超声波)方面存 在很大差异,那么该系统则需要可变增益放大器 (VGA),并且需要在 ADC 之前使用可编程增益放大器 (PGA)。经过 ADC 以后,模拟信 号将被转换成数字信号并准备发送至系统的数字信号处理器 (DSP),该过程一般通过现场可编程门阵列 (FPGA) 完成进入末级的信号 处理和转换。对于 MRI 而言,在 LNA 和放大器之间也可能有一系列混频级,以将磁体射频 (RF) 能量转换成为低频能量。因为每个元件 都需要三个或更多器件,传感器每增加一倍,仅接受信号链的模拟组件数量就可能需要增加到原来的 6 至 10 倍!另外,功耗要求的 增加就更不用说了。难怪系统设计人员总是不断要求组件供应商对其新型集成电路 (IC) 设计进行创新,以解决尺寸相关的问题。

高集成度: 数量更多,尺寸更小

一个主要的改进方面就是将越来越多的有源器件集成在一个芯片上,进而减少系统所需的 IC 数量。就一个典型的超声波 接受链而言,每个传感器可能都需要四个器件,其中三个为放大器。凭借现代设计与工艺,IC 供应商现在可提供将LNA、VCA 以及 PGA 集成在一个可变增益放大器的器件,最终将芯片数量减少了三分之一。另外,当前的设计通常在每个芯片中都包括多个信号链通 道,如 TI 推出的VCA8617 器件在其每个芯片中都拥有多达 8 个 VGA 通道。通过器件的集成,系统设计人员可以优化其设计,从而在 功耗与性能之间做出权衡(如图 1 所示)。VCA8613 为一款类似的器件,相对于 105 mW而言,该器件的功耗仅为 75 mW,但是却出现 了较高的噪声(1.2 与 1.0 相比较而言)。


图1,即定 VGA 的噪声系数与性能的关系

 

更低的功耗以及更高的性能

和放大器一样,对 ADC 的其他部分也进行了类似的集成。许多现代设计都具有与 8 通道 VGA 相匹配的 8 个 ADC 通道。同 时,ADC 虽然大幅降低了功耗,但是不会影响它们在典型医学成像应用中运行包络的性能。由于医学成像应用的噪声和线性度的约束 ,放大级通常为诸如锗-硅之类的内置工艺。这些工艺使典型响应频率(从 DC 至 20 MHz)达到了最佳平衡——低噪声、低功耗以及高线 性度。相反,高速 ADC 通常使用 CMOS 工艺进行构建,因为该技术针对 10-14 位精度转换器在功耗与性能方面做了很好的权衡。

由于 CMOS 技术的进步,ADC 的功耗特性与外形尺寸已大大降低,但是其性能却大大提高。与以前的 ADC 相比,ADS5271 的 ADC 通道增加了四倍,信噪比 (SNR) 提高了 5.5dB。通过进一步提高通道密度,新一代 ADC 将每个通道的功耗和板级空间降低了 66%。另外,输入频率 (IF) 的 ADC 性能提高已实现了 MRI 的全新系统架构。MRI 机器主磁体的窄带 IF 范围为 30 至 140 MHz。传统架构 将 IF 向下混合接近 DC,在此可以使用一个高精度 ADC 对输入频率进行采样。现在,新一代 14 和 16 位 ADC 可在此范围内对 IF 进 行轻松采样。凭借数字抽取技术,这些 ADC 可实现与使用传统架构所实现的相似的信噪比 (SNR),从而在提高成像性能的同时节省了 板级空间。

随着成像技术在医学应用中更加广泛的使用,设备厂商将不断设计推出成像质量更佳的新型系统。为了帮助设备厂商追求 卓越的成像效果,领先的半导体公司将不断研究、开发和推出其所需的技术,以满足高品质成像产品的需求,这些产品的外形尺寸将 更加小巧、功耗更低。

 

相关资讯
半导体产业升级战:三星电子新一代1c DRAM量产布局解析

在全球半导体产业加速迭代的背景下,三星电子日前披露了其第六代10纳米级DRAM(1c DRAM)的产能规划方案。根据产业研究机构TechInsights于2023年8月22日发布的行业简报,这家韩国科技巨头正在同步推进华城厂区和平泽P4基地的设备升级工作,预计将于2023年第四季度形成规模化量产能力。这项技术的突破不仅标志着存储芯片制程进入新纪元,更将直接影响下一代高带宽存储器(HBM4)的市场格局。

蓝牙信道探测技术落地:MOKO联手Nordic破解室内定位三大痛点

全球领先的物联网设备制造商MOKO SMART近期推出基于Nordic Semiconductor新一代nRF54L15 SoC的L03蓝牙6.0信标,标志着低功耗蓝牙(BLE)定位技术进入高精度、长续航的新阶段。该方案集成蓝牙信道探测(Channel Sounding)、多协议兼容性与超低功耗设计,覆盖室内外复杂场景,定位误差率较传统方案降低60%以上,同时续航能力突破10年,为智慧城市、工业4.0等场景提供基础设施支持。

财报季再现黑天鹅!ADI营收超预期为何股价暴跌5%?

半导体行业风向标企业亚德诺(ADI)最新财报引发市场深度博弈。尽管公司第三财季营收预期上修至27.5亿美元,显著超出市场共识,但受关税政策驱动的汽车电子产品需求透支风险显露,致使股价单日重挫5%。这一背离现象揭示了当前半导体产业面临的复杂生态:在供应链重构与政策扰动交织下,短期业绩爆发与长期可持续增长之间的矛盾日益凸显。

全球可穿戴腕带市场首季激增13%,生态服务成决胜关键

根据国际权威市场研究机构Canalys于5月23日发布的调研报告,2025年第一季度全球可穿戴腕带设备市场呈现显著增长态势,总出货量达到4660万台,较去年同期增长13%。这一数据表明,消费者对健康监测、运动管理及智能互联设备的需求持续升温,行业竞争格局亦同步加速重构。

RP2350 vs STM32H7:性能翻倍,成本减半的MCU革新之战

2025年5月23日,全球领先的半导体与电子元器件代理商贸泽电子(Mouser Electronics)宣布,正式开售Raspberry Pi新一代RP2350微控制器。作为RP2040的迭代升级产品,RP2350凭借双核异构架构(Arm Cortex-M33 + RISC-V)、硬件级安全防护及工业级性价比,重新定义了中高端嵌入式开发场景的技术边界。该芯片通过多架构动态切换、可编程I/O扩展及4MB片上存储等创新设计,解决了传统微控制器在实时响应能力、跨生态兼容性与安全成本矛盾上的核心痛点,为工业自动化、消费电子及边缘AI设备提供了更具竞争力的底层硬件方案。