发布时间:2012-04-24 阅读量:815 来源: 发布人:
Speedster22i 的产品特性:
* 采用英特尔22nm技术工艺制造
* 仅消耗28nm高端FPGA一半的功率
* 成本为28nm高端FPGA的一半
Speedster22i 的应用范围:
* 面向通信和测试应用
Achronix 半导体公司今日宣布了其 Speedster22i HD和HP产品系列的细节,它们是将采用英特尔22nm技术工艺制造的首批现场可编程门阵列(FPGA)产品。Speedster22i FPGA产品是业内唯一针对应用的高端FPGA,而且仅消耗28nm高端的FPGA一半的功率,成本也仅为它的一半。
Speedster22i器件是首批包括内置端到端、硬核IP接口协议功能的FPGA,主要面向通信和测试应用。Speedster22i的硬核IP包括完整的I/O协议栈,可用于 10/40/100G、Interlaken、PCI Express gen1/2/3和用于2.133Gbps DDR3的内存控制器。在其他的FPGA中,这些功能都由可编程阵列来实现,使时序收敛具有挑战性并要求占用可编程阵列中高达50万个的等效查找表(LUT)。这给传统的FPGA设计增加了大量的成本和功耗,而在Speedster FPGA产品中它们都是基本的连接。此外,嵌入式硬核IP消除了采购、集成和测试这些功能相应的软核IP成本。
“我们与通信和测试领域内的领先公司密切合作,根据他们的要求来设计我们的FPGA产品,以满足其在性能、功耗和成本方面的要求。”Achronix的总裁和首席执行官Robert Blake说:“这种将英特尔22nm工艺的领先性,与我们在内核结构及面向目标应用的嵌入式硬IP这两个方面的创新相结合,意味着我们的客户将拥有一种高端的FPGA解决方案,其功耗和成本都为具有竞争性FPGA产品的一半。”
“我们差异化战略的一部分是集成同类中最佳的、经芯片验证过的IP。” Achronix创始人兼董事长John Lofton Holt表示:“例如,除了英特尔22nm工艺所提供的巨大的功耗和性能优势之外,我们的Speedster22i器件还充分发挥了一整套业界领先的I/O接口技术、核心技术的和由英特尔开发的封装IP。这帮助我们获得以前无法达到的性能和信号完整性新高度,并同时减少我们的开发时间和开发成本。”
针对不同目标应用的两个产品系列
Speedster22i有两个产品系列,即HD和HP这两个共享相同I/O功能和硬核IP的产品系列。两个系列都充分发挥了Achronix的CAD Environment (ACE) 开发平台,它为开发工程师提供了一种方便和熟悉的工具环境。
HD系列:HD系列FPGA是一系列基于同步的FPGA产品,它们将密度最高的FPGA与最低的功耗结合在一起。在HD系列中有四个成员,其中最大的器件拥有170万个有效的查找表和144Mb嵌入式RAM。此外,还带有最多可达16个28Gbps的高速收发器(SerDes)、64个12.75Gbps的SerDes和960个通用2.133Gbps的I/O,HD系列提供了业界最高的I/O带宽,这是高端交换机和桥接应用的关键。
HP系列:HP系列FPGA产品利用了Achronix拥有专利的picoPIPE ™自定时钟体系结构,且可运行在高达1.5 GHz的主频上,比基于同步的FPGA快3到4倍。Speedster22i HP FPGA产品专为前馈数据流和DSP应用获得最大性能而设计。HP系列有两款产品,其中最大的器件拥有25万个查找表和64 Mb的嵌入式RAM 。
功耗优势
对于目标应用,嵌入式硬核IP消耗的功率比在通用FPGA的可编程结构中执行相同功能要少90%。此外,由英特尔的22nm FinFET工艺所提供的创新可少耗达50%的功率,同时比构建在28nm平面工艺上的晶体管快接近40%。对于HD系列器件,这些因素结合在一起带来了比主流FPGA低出最高可达50%的总功率消耗。
现已可提供的、强劲的第三代ACE设计工具
HD和HP两个系列都由Achronix成熟的和易于使用的ACE设计软件4.2版本提供支持,该软件现已可供货。ACE是唯一构建在业界标准的Eclipse平台开源平台上的FPGA设计工具,使ACE对曾经使用过构建于Eclipse平台的其他任何设计工具的工程师都简单易学。
“我们面向应用的FPGA产品提供了一种明明白白的成本和功耗优势,但我们的客户也很关注设计效率,”Achronix市场营销副总裁Steve Mensor说。“我们功能强大且可靠的ACE设计工具现已进入第四代,使时序收敛更加轻松。我们强大的设计工具、内核性能优势和嵌入式硬核IP组合在一起,在绝大多数情况下使时序收敛犹如按下按钮般容易。”
早期合作者计划
Achronix专注于其客户的成功。为确保Speedster22i顺利达产并确保对其早期客户的全面支持,Achronix推出了一个早期合作者计划,以帮助客户很容易地从传统的FPGA转移到Speedster 22i。早期合作者计划包括评估板、 现场培训和技术支持。客户应该联系Achronix 以获取有关早期合作者计划的详细信息。
器件的供货
HD1000 的工程样片将在2012年第三季度开始发货。HD1000是业内最大的FPGA,带有超过100万个有效LUT和84Mb的嵌入式RAM。其余的HD和HP器件将在未来12个月内推出。
在全球科技博弈背景下,美国对华AI芯片出口限制政策持续升级。腾讯总裁刘炽平在2025年第一季度财报会上明确表示,腾讯已具备应对供应链风险的充足储备与技术创新能力,标志着中国AI产业正加速走向自主化发展道路。本文结合产业动态与政策趋势,剖析中国AI产业的战略转型与突破路径。
在全球半导体产业链加速重构的背景下,荷兰半导体设备巨头ASM International(以下简称“ASM”)近期通过一系列战略调整引发行业关注。2025年5月15日,该公司宣布将通过转嫁关税成本、加速美国本土化生产及优化全球供应链,应对地缘政治风险与贸易壁垒。面对美国近期加征的“对等关税”政策(涵盖钢铁、汽车等商品,未来可能扩展至半导体领域),ASM展现出显著的供应链韧性:其亚利桑那州工厂即将投产,新加坡基地产能同步扩充三倍,形成“多区域制造网络”以分散风险。与此同时,中国市场成为其增长引擎——2025年中国区销售额或突破预期上限,占比达总营收的20%,凸显其在差异化竞争中的技术优势。这一系列举措不仅反映了半导体设备行业对关税政策的快速响应,更揭示了全球产业链从“效率优先”向“安全韧性”转型的深层逻辑。
在全球半导体产业长期被x86与ARM架构垄断的背景下,国产芯片厂商的生态自主化已成为关乎技术主权与产业安全的核心议题。北京君正集成电路股份有限公司作为中国嵌入式处理器领域的先行者,通过二十余年的技术迭代,探索出一条从指令集适配到生态重构的独特路径——早期依托MIPS架构实现技术积累,逐步向开源开放的RISC-V生态迁移,并创新性采用混合架构设计平衡技术过渡期的生态兼容性。这一转型不仅打破了国产芯片“被动跟随”的固有范式,更在智能安防、工业控制、AIoT等新兴领域实现了从“技术替代”到“生态定义”的跨越。据行业数据显示,其基于RISC-V内核的T系列芯片已占据计算芯片市场80%的份额,成为推动国产架构产业化落地的标杆。本文通过解析北京君正的架构演进逻辑,为国产半导体产业突破生态壁垒提供可复用的方法论。
5月15日,高通技术公司正式推出第四代骁龙7移动平台(骁龙7 Gen 4),以台积电4nm制程打造,性能迎来全方位升级。该平台采用创新的“1+4+3”八核架构,CPU性能较前代提升27%,GPU渲染效率提升30%,并首次支持终端侧运行Stable Diffusion等生成式AI模型,NPU算力增幅达65%。在影像领域,其搭载的三重12bit ISP支持2亿像素拍摄与4K HDR视频录制,配合Wi-Fi 7与XPAN无缝连接技术,重新定义中高端设备的创作边界。荣耀与vivo宣布首发搭载该平台的机型,预计本月上市,标志着生成式AI技术向主流市场加速渗透。
5月15日晚间,小米集团CEO雷军通过个人微博账号正式宣布,由旗下半导体设计公司自主研发的玄戒O1手机SoC芯片已完成研发验证,计划于本月下旬面向全球发布。据雷军透露,该芯片将采用业界领先的4nm制程工艺,核心性能指标已接近国际旗舰水平。