TPS54350型DC/DC变换器的供电系统设计方案

发布时间:2012-03-29 阅读量:1110 来源: 我爱方案网 作者:

中心议题:
    *  TPS54350的特性和功能
    *  TPS54350在信号处理系统中应用
解决方案:
    *  采用小型16引脚HTSSOP封装


1 引言

TPS54350是德州仪器(TI)新推出的一款内置MOSFET的高效DC/DC变换器.采用小型16引脚HISSOP封装.连续输出电流为3 A时,输入电压范围为4.5 V~20 V。该变换器极大地简化了负载电源管理的设计,使得设计人员可直接通过中压总线(而不依赖额外的低电压总线)为数字信号处理器(DSP)、现场可编程门阵列(FPGA)及微处理器供电。TPS554350 SWIFT(采用集成FET技术的开关)DC/DC变换器的效率高达90%以上,非常适用于低功耗工业与商用电源、带液晶显示屏(LCD)的监视器与电视、硬盘驱动、视频图像卡以及9 V或12V墙式适配器负载点稳压装置。

2 TPS54350的特性和功能

2.1 TPS54350的特性

TPS54350型DC/DC变换器的主要特性如下:

连续输出电流为3 A时.效率达90%以上;

输入电压范围为4.5 V一20V:

输出电压可调低至0.891 V(精确度为l%);

可编程外部时钟同步:

宽的脉宽调制(1)WM)频率一固定为250 kHz、500 kHz或250 kHz~700 kHz的可调节范围:

峰值电流限制与热关断保护:

可调节的欠压关断;

内部软启动:

电源安全输出。

2.2 TPS54350引脚功能和电路功能


2.2.1 引脚功能

VIN:电压输入引脚,范围为4.5V~20V,必须旁路连接一个低等效串联电阻(ESR)的10μF陶瓷电容器:

UVL0:欠压闭锁输出:

PWRGD:开漏输出。该引脚为低电平时,表示输出低于期望的输出电压值。PWRGD比较器的输出端有一个内部的上升沿滤波器:

RT:频率设置引脚。在RT引脚与地(AGND)之间接一只电阻器.设置转换频率。将RT引脚接地或悬空可以得到一个内部备选频率;

SYNC:双向I/O同步引脚。当RT引脚悬空或置低电平时,SYNC为输出:当它与一个下降沿信号连接时,亦可作为一个输入端口来同步系统时钟:

ENA:使能引脚。低于0.5 V时。电路停止工作;悬空时被使能;

COMP:误差放大器输出:

VSENSE:误差放大器转换节点,基准电压值:

AGND:模拟地,内部与感应模拟地电路连接。与PGND和PowerPAD连接:

PGND:电源地,与AGND和PowerPAD连接;

VBIAS:内部8.0 v偏置电压。该引脚要接1只0.1 μF的陶瓷电容器:

PH:相位端,与外部LC滤波器连接;

BOOT:在BOOT引脚与PH引脚之间连接一只O.1μF的陶瓷电容器。
 

2.2.2 电路功能


TPS54530支持中等范围的电流输出.能够将输出电压降至0.891 V.其精度可达l%。TPS54530集成了高端MOSFET和一个可选择的低端外部MOS-FET栅极驱动器。此外,该器件还采用了高性能电压误差放大器,极大地改善了瞬时条件下的性能,从而可灵活选择输出滤波电感器与电容器。开关频率固定在250 kHz或500 kHz,也可以将其升高到7OO kHz,以缩小无源组件的尺寸。



图1示出TPS54350的实际应用电路,图中给出的是其中一种情况,其输出电压是可变的,通过改变电阻器R2的阻值,可得到期望的输出电压值。图l中的输入电压为12 V,输出电压为3.3 V,其中R2的计算公式为:

R2=R1x0.891/(Vo-0.891)

R1=1 KΩ

表1给出当Rl=l kΩ和R1=10 kΩ,时的几种输出电压下的R2的值。笔者设计的系统就是应用图1所示的电路来实现。根据不同的输出电压要求赋给R2不同的阻值,其阻值的取法可参照表l。另外,对于设计者来说,设计电路时要考虑到表2所列的几个因素。本系统中的R。=l kΩ。



3 TPS54350在信号处理系统中应用

3.1 系统组成及供电电路


本信号处理系统采用的是ADl公司的TS201S型ADSP组成的多片某仿真雷达信号处理系统.系统主要由5个DSP、1个FPGA和7个TPS54350组成。在以往使用的MAXl951和。PEGlll7的经验基础上.经过多方面的设计考虑,采用了TPS54350型DC/DC变换器.从表1可以看出.TPS54350可以输出3.3 V、2.5 V和1.2V的电压。系统中的DSP采用240 MHz时钟,每个指令周期约为4.17 ns。根据TS201S型ADSP的工作条件可知,当温度为25℃、时钟CCLK(为250 MHz时,典型情况下的VDD(1.25V)供电电流典型值为1.2 A,VDD的供电电流小于137 mA。TPS54350的额定输出电压为3 A.所以此系统的设计是合理的。
 

TigerShar DSP有3个电源,其中数字2.5 V(VDD_Io)为I/0供电;数字1.2 V(VDD)为DSP内核供电;模拟1.2 V(VDD_A)内部锁相环和倍频电路供电。系统将主机提供的5V,经过TPS54350得到2.5V和1.2 V的电压。各片DSP的数字1.2V(VDD)电源各由1个TPS54350供给。5个。DSP内部模块1.2V(VDD)由同一个。DSP的VDD(+1.2V)经滤波网络后解决。5个。DSP的FO 2.5V电源直接由主机提供的5V经过TPS54350得到2.5V统一供给,同时提供FPGA(EPU1。K30)的VccM(+2.5 V)电压。其中FPGA的Vcc_IO(+3.3V)利用TPS54350输出的+3.3V电压来供电。本系统的供电电路框图如图2所示。图3示出单个DSP的内核供电电路框图及外围电路配置。



3.2 问题及其解决方案


T37S54350采用小型16引脚HTSSOP封装。根据以往的经验,建议设计PC板时

最好给TPS54350加上散热片,电源线尽量粗一点。在TPS54350的前后均加上滤波网络,尽量保证得到比较合适的电压。

系统中的EPlK30产生上电复位波形和时序控制。由于EPlK30需要一个配置电路,而且它和DSP存在一个上电先后的问题。即在上电后,如果FPGA完成配置文件的读入时.DSP仍未上电稳定.则应充分延长TStart_I0的低电平时间,以避免DSP上电未稳定而FPGA上电波形已结束的情况发生。因此。应保证DSP上电稳定先于FPGA配置文件的读入,此问题在系统设计时应予以充分重视.否则DSP将无法正常工作。TigerSharc TS201S要求数字2.5V和l-2V应同时上电。若无法严格同步,则应保证内核1.2V电源先上电.I/0的2.5 V电源后上电。本系统在数字2.5 V输入端并联了一个大容量电容器.在数字1.2 V输入端并联了一个小容量电容器.其目的就是为了保证2.5V充电时间大于1.2V充电时间.来解决电源供电先后的问题。

4 结束语

设计一个系统时.电源的设计起着重要的作用。电路的选择更为重要,选择一个性价比高、散热性能好、节省资源的电路是设计的关键。本文是在总结实践经验的基础上进行论述的,该雷达信号处理系统经过实际工作测试.证明其性能是很稳定的.供其他硬件设计者借鉴。

相关资讯
Meta豪掷2亿美元争抢AI顶尖人才,超级智能团队组建引发行业震动​

全球人工智能人才争夺战已进入白热化阶段。Meta公司近期以突破行业纪录的薪酬方案招募前苹果公司AI模型研发负责人庞如明(Ruoming Pang),据悉该方案总价值逾2亿美元,包含现金奖励与长期股权激励。此举标志着科技巨头对顶尖AI人才的投入达到前所未有的量级。

OLED面板市场呈现结构性调整:2025年Q1收入回暖,但全年增长承压

根据Counterpoint Research于7月9日发布的全球OLED面板市场追踪报告,2025年第一季度行业收入同比增长2%,成功扭转了2024年第四季度同比下降3%的颓势。这一复苏主要得益于增强现实(AR)眼镜、车载显示、智能手表、电视及显示器五大品类出货量的加速增长,推动整体出货量同比上升4%。

TCL中环2025H1预亏超40亿元,光伏产能失衡与价格下行成主因

TCL中环近日披露2025年上半年业绩预告,公司预计报告期内归属上市公司股东的净亏损在40亿至45亿元人民币之间。与上年同期30.64亿元的亏损相比,亏损幅度有所扩大。扣除包括政府补助、投资收益等非经常性因素后,核心业务亏损额预计达41亿至46亿元。基本每股亏损约在1.0017元至1.1269元区间。

折叠屏定价策略生变:三星Fold 7提价5%,Flip 7 FE下探899美元

2025年7月9日,三星电子正式推出全新一代Galaxy Z Fold 7与Galaxy Z Flip 7系列折叠屏设备。此次产品迭代聚焦核心痛点优化,其中Fold 7实现厚度缩减26%与重量减轻10%的突破性进展,通过结构创新显著改善过往折叠屏的厚重体验。

深圳华强:电子元器件价格触底,海思与昇腾AI业务驱动增长新引擎

近期机构调研中,深圳华强管理层深入剖析了电子元器件市场现状与公司战略布局。经历2023至2024年持续下行周期后,大部分电子元器件价格已探明底部区域。残酷的价格竞争加速了上游芯片设计行业洗牌,低效产能逐步出清,为行业格局优化奠定基础。在此背景下,具备技术壁垒与市场话语权的优质原厂存在提价动能,但涨价能否形成持续性、广泛性趋势仍需密切跟踪终端需求复苏强度及库存消化进度。