发布时间:2011-12-1 阅读量:1149 来源: 我爱方案网 作者:
中心议题:
* 提出基于MEMS的LED芯片封装技术
* 分析反射腔对LED的光强和性能的影响
* 讨论反射腔参数与芯片发光效率的关系
解决方案:
* 利用体硅工艺形成的凹槽作为封装led芯片的反射腔
* 设计r封装的工艺流程
经过几十年的发展,LED性能已经得到了极大的进步,由于它具有发光效率高,体积小,寿命长等优点,将成为新一代照明光源,被人们公认为是继白炽灯之后照明领域的又一次重大革命。目前LED已经在照明、装饰、显示和汽车等诸多领域得到了广泛的应用,而其应用前景和应用领域还在被不断的开发和扩展。在LED的产业链中,封装是十分重要的一个部分,它决定着LED芯片的光、热、寿命和二次配光等特性。LED最初的封装形式主要是如图1的T1和T1—3/4。随着芯片发光功率的提高,以及应用领域的扩大,其原有的封装结构无论是在散热,还是在集成度上都不再挠满足LED不断发展的需要。伴随着电子封装技术的不断发展,表面贴装(SMT)封装技术开始成为LED封装技术的主流,基于SMT技术封装的器件称为SMD,表面贴装的SMD—LED在集成度、散热性和可靠性E都比以前的封装结构有很大的提高。
目前基于SMT的LED封装主要用导线架(leadfame)和模塑料(moulding compound)形成的结构作为芯片的封装基体,导线架起热传导和电极引线的作用:而模塑料作为支撑结构,其结构如图2(a)所示。由于这种结构比较复杂,限制了它不能做得很小。因此对更小尺寸的封装(如、SMD0603,SMl30402),通常是将LED芯片直接贴装在PEB板上.如图2(b)。由于这种结构没有反射腔,其发光效率很低;该结构存在的另一个问题是PCB的导热性能很差,例如FR4的导热系数只有0.3W/k。这将会限制高亮度LED的工作功率。而随着电子产品集成度的不断提高,对小尺寸LED的封装产晶需要越来越大。因此本文提出了一种结合MEMS工艺的硅基LEO芯片封装技术。它具有封装尺寸小的优点,同时解决了直接将芯片贴装在PEB上而引起的发光效率低、热阻高的缺点。文章首先讨论了反射腔对LED芯片发光效率的影响,对反射腔的结构参数与LED发光效率之问的关系进行了详细的分析,最后设计了封装工艺流程。
1 硅基封装的LED光学特性分析
MEMS技术是随着半导体和微电子技术的发展丽发展起来的一项新兴的细微加工技术,加工尺寸从毫米到微米数量级,甚至亚微米的微小尺寸:其加T艺主要分为表面工艺和体工艺。基于硅基的体工艺又称为体硅工艺,体硅工艺呵以在硅基体上形成高深宽比的凹稽。由于MEMS的加工尺寸很小,因此利用该技术形成的微小凹槽作为LED芯片封装的反射腔(如图3),将会克服目前LED芯片直接封装在PCB板上而引起发光效率低的问题;同时由于硅具有良好的导热特性,因此可以降低目前封装中热阻高的问题,从而提高LED芯片的发光效率和可靠性。图4(a)和(b)给出了当LED芯片直接贴装在PCB板上和贴装在有凹槽的硅基上的发光特性。从圈中可以看出,LED贴装在带有凹槽的硅基上以后其发出光的发散性能得到了很大的改善,LED的发光强度提高了75%以上。
凹槽形成的反射腔对IED的发光特性起着显著的改善,不同的反射腔形状对LED的发光特性有币同的影响。对图3分析可得,反射腔的形状主要由删槽的开口尺寸L,凹槽的深度h和发射角θ决定。利用TIacepro软件建立如图3所示的模型,分别改变L、h和θ的值,求出各自对应情况下LED的光强,就可以分析出反射腔的形状与LED发光特性之间的关系。进而为凹槽的足寸设计提供理论上的指导。
图5为LED发射光与反射的反射角θ之间的关系,从图中可看出当反射角为52度的时候反射光强取得最大。从理论上讲,硅凹槽反射角应该设计为52度。但是,考虑到对(100)硅进行腐蚀的时候,其(111)面和(100)面会自动形成一个54.7度的角,而通过仿真分析结果可以计算。当反射角为54.7度的时候。LED的反射光强只比反射角为52度的时候小12%,而且光强分布也比较接近。因此在腐蚀凹槽的时候可以直接采用硅的(100)面和(111)面形成角度作为反射角,这可以极大的简化加工工艺,降低制造成本,而且对LED光强的影响也不是很大。
图6(a)和(b)分别给出了反射腔的深度h和开口L与LED光强的关系,从图中可得,反射腔的深度越深,光强越大;开12t越小,光强越火。但是在反射角确定的情况一F,深度和开r_l的宽度是相互制约的。当深度一定的时候,开口越小,则槽的底部会越小、,而槽的底部受芯片尺寸的约束。因此开口有一个极限最小值。隅理,当开几一定的时候,深度越深,底部几寸越小,罔此深度有一个檄大值,所以在设计槽的K寸的时候应该结合芯片的尺寸进行综合考虑。本文中所采用的芯片尺寸为0 4x0 4 x 0 15mm。
2 工艺流程设计
基于MEMS的LED芯片封装主要包括两个大的部分,第一个部分是加工带有反射腔的硅基体;第二部分是LED芯片的贴片、引线等通用工艺。由于该封装结构的第二个部分和标准的LED封装工艺相同,因此本文卡要详细的介绍第一部分的主要工艺流程(如图7)。
首先准备一片具有(100)晶向的硅片(a);通过热氧化在硅的表面形成层二氧化硅;光刻二氧化硅,形成需要的开口尺寸和形状(b);用KOH腐蚀硅基体形成需要的凹槽,通过腐蚀液的浓度和腐蚀时间控制槽的深度(c):除占表面残余的二氧化硅;对硅基进行背碰腐蚀,生成通孔(d);利用电镀的方法在通孔内沉积金属导电材料(e);在硅的表面溅射会属层作为反射面,光刻金属表面和引线区,形成封装电极(f)。接下来就可以进行LED的贴片等后续工艺。
3 结论
本文提出了一种基于MEMS工艺的LED芯片封装技术,利用Tracepro软件仿真分析了反射腔的结构参数对LED光强的影响,通过分析指出。利用各向异性腐蚀硅形成的角度作为反射腔的反射角,可以改善LED芯片的反光性能和发光效率。仿真结果显示反射腔的深度越大,则反射效率越高,腔的开口越小,反射效率越高。文章最后给出该封装结构的工艺流程设汁。通过分析表明,基于MEMS工艺LED封装技术可以降低器件的封裴尺寸,提高发光效率。
在全球半导体设计复杂度持续攀升的背景下,时序收敛已成为芯片流片成功的关键挑战。西门子数字工业软件公司于2025年5月宣布与美国EDA初创企业Excellicon达成收购协议,旨在通过整合后者在时序约束开发、验证及管理领域的领先技术,强化其集成电路设计工具链的完整性与竞争力。此次并购标志着西门子EDA向全流程解决方案的进一步延伸,其产品组合将覆盖从约束文件编写到物理实现的完整闭环。
随着生成式AI模型的参数量突破万亿级别,数据中心单机架功率需求正以每年30%的速度激增。传统54V直流配电系统已逼近200kW的物理极限,而英伟达GB200 NVL72等AI服务器机架的功率密度更是突破120kW,预计2030年智算中心机架功率将达MW级。为此,英伟达在2025年台北国际电脑展期间联合英飞凌、纳微半导体(Navitas)、台达等20余家产业链头部企业,正式成立800V高压直流(HVDC)供电联盟,旨在通过系统性技术革新突破数据中心能效瓶颈。
在全球半导体产业深度变革与工业4.0深化阶段,大联大控股以创新驱动与生态协同的双重引擎,再度彰显行业领军地位。据Brand Finance 2025年5月9日发布的“中国品牌价值500强”榜单显示,大联大品牌价值同比提升12.3%,排名跃升至第218位,连续三年实现位次进阶。这一成就不仅源于其在亚太分销市场28.7%的占有率(ECIA数据),更与其“技术增值+场景赋能”的战略转型密不可分。面对工业数字化万亿规模市场机遇,公司通过深圳“新质工业”峰会推动23项技术合作落地;凭借MSCI连续三年AA级ESG评级,构建起覆盖绿色供应链与低碳创新的治理架构;而在汽车电子赛道,则以“生态立方体”模式缩短技术创新产业化周期。随着“双擎计划”的启动,这家半导体巨头正以全链协同之势,重塑智造升级的技术底座与商业范式。
2025年5月21日,AMD在台北国际电脑展(Computex 2025)正式发布首款基于RDNA 4架构的专业显卡Radeon AI Pro R9700,标志着其在AI加速领域的全面发力。该显卡采用台积电N4P工艺打造的Navi 48芯片,晶体管密度达到每平方毫米1.51亿个,相较前代提升31%。凭借32GB GDDR6显存、1531 TOPS的INT4算力及四卡并联技术,R9700瞄准AI推理、多模态模型训练等高负载场景,直接挑战NVIDIA在专业显卡市场的统治地位。
在工业自动化、新能源及智能电网领域,电流检测的精度与可靠性直接影响系统安全性与能效表现。传统霍尔(Hall)电流传感器因温漂大、响应速度慢等缺陷,已难以满足高精度场景需求。多维科技(Dowaytech)基于自主研发的隧道磁电阻(TMR)技术,推出了一系列高精度、低温漂、高频响的电流传感器,成为替代传统方案的革新力量。