发布时间:2010-11-14 阅读量:970 来源: 我爱方案网 作者:
视额应用中对压缩,减少数据量或者数据传输率的要求可以归纳为以下两种基本要求:
1),在已存在的基础中加入新的功能。彩色电视就是一个好例宁。它面临的挑战就是将附加 信息(色彩)整合进已存在的黑白信号中。
2),经济利益。在通信领域,数据链接的花费通常是与数据传输串成正比的。因此,压缩系 数越高,花费就越低。同时,减少的存储花费构成了压缩技术经济上的另一个优势。
色度亚采样的进一步知识
对表示色度的色差信号进行亚采样经常用于减少数据密度,4:2:2是—个明显的例子.它充分利用了人眼对于亮度变化的敏感程度要强于色度变化这一特点。在减少带宽的努力中这已 经不是新核念了。它最初的应用要回顾到1950年代早期的NTSC和PAl复合信号标标准。在这 些复合信号标准体系中,两个色差倍号的分辨串带宽被减少到大约1MHz。类似的带宽降低 方法也被皮用到一些早期的数字效果单元上。这些设备使用4:1:1的采样格式,其中采样仍 是共结点的,但色差信号的采样频串只是亮度信号的四分之一。 垂直亚采样可以达到与4:1:1相同的降低色度数据密度的效果,这时的目标就是沿水平和垂 直方向把色度分辨串降低相同的数量。在4:2:0的采样中,来自一场中相临两条扫描线的色 度采样经内插处理,生成一个单独的色度采样,它在空间上位于原始采样之一和相反场中对 应扫描线上相应位置的正中。所谓对应扫描线是指,相反场中,在空间上位于当前场 中被采样的两条扫描线之间的那条扫细线。图3中的实心箭头搀出扫描线n和n+2的采样经 过内插处理生成了位于扫描线0和n+1之间的新采样。 ’ 4:2:0采样有许多的缺点。首先,由于使用隔行扫描已经损失了垂直分辨率,其次,色度采 样的垂直内插很复杂,还要求自适应滤波,达经常导致图象质量没有4:1:1的令人满意,多 代(multi-generation)性能不佳,最后,利用垂直亚采样在水乎和垂直两个方向上同等程 度地降低色度分辨串这一想法本身就有其根本性的缺陷:它并未考虑在水平和垂直两个方向 上采样密度的差异。表1总结了这些针对不同视频格式的采样密度,包括NTSC和PAL.
如果目的是最终使用诸如NTSC和PAL的复合信号标淮来传送信号,那么4:2:0是最糟 糕的可能选项。
显而易见,4:2:O并没有在两个方向上同等程度地降低色度分辨率.注意到水乎分辨率和垂 直分辨率3:1的比例就很容易得出这个结论。即使在引入4:3的长宽比之后,水平垂直分 辨串的比值仍是2.25:1。显然,4:1:1的采样结构更能够在两个方向上提供平衡的分辨率. 如果目的是最终使用诸如NTSC或PAL的复合信号标准来传送信号,那么4:2:0是最糟糕的 可能选项。它提供比NTSC或PAL都要高的水平分辨率,因此它提供的垂直色度分辨率比这 些复合信号标准所提供的要差得多。4:2:0的使用对水平和垂直色度分辨率都将造成损伤.
压缩过程
压缩基本上是这样一个过程:通过消除存在于视频信号里的冗余成分,来减少图象或图象组 的内容信息。概括地说,压缩技术就是试图识别冗余内容,再从比特流中除去大量的此类成 分。
用DCT识别冗余
对于许多压缩系统,第一步工作就是识别存在于视频信号的每帧每场中的空间冗余,这是通 过对整幅图象做DCT(离散余弦变换)来完成的。DCT是一个无损的,可逆的数学过程,它把 空间幅度数据转化为空间频率数据。在用于视频压缩时,这一运算过程是以亮度采样和相应 的色差采样构成的8*8点的块为单位进行的。(图4)左上角的DCT系数反映块的DC(直 流)分量,位于既分量下方的系数代表着逐渐增高的垂直空间领率,位于DC分量右侧的系 数代表看逐渐增高的水平空间频率,其他系数则代表垂直水平空间频串的不同组合。 由于视频图象的自然属性,DCT变换经常使代表较高空间频率的DCT系数的值很小。类似的, 由于人类视觉分辨串的特点,许多非零,代表较高空间频率的可以很粗糙地定义(也就是用 较少的比特来表达)或完全弃之不用,也不会引起明显的图象劣化。DCT变换并不能减少数 据量,事实上,为了达到可逆和无损,必须使用更多的有效比特(有效数字)来确保计算过 程中没有进位错误。
2025年7月18日,杭州宇树科技股份有限公司(以下简称“宇树科技”)正式在浙江证监局完成上市辅导备案,拟在A股首次公开发行股票(IPO)。辅导机构为中信证券,律师事务所及会计师事务所分别为北京德恒和容诚。根据计划,中信证券将于2025年10月对宇树科技进行上市条件评估,并协助其提交IPO申请文件。若顺利上市,宇树科技有望成为A股“人形机器人第一股”。
近日,日本半导体新创企业Rapidus宣布,其位于北海道的IIM-1晶圆厂已启动2nm制程的测试晶圆生产,并计划于2027年实现量产。这一进展标志着日本在先进制程领域的重大突破,有望重塑全球半导体产业格局。
台积电2nm制程技术将按计划于2024年下半年进入量产阶段。由于苹果、AMD、英特尔等首批客户订单需求强劲,加上高通、联发科、英伟达等厂商后续跟进,台积电2nm产能供不应求。为此,台积电计划大幅提升产能,目标在2025年将月产能从今年底的4万片提升至10万片,增幅高达1.5倍。
日本政府支持的半导体企业Rapidus于7月18日宣布,已成功试产国内首个2nm晶体管,标志着该国在先进芯片制造领域取得关键突破。这一进展是日本耗资5万亿日元(约合340亿美元)半导体复兴计划的重要里程碑,旨在重塑其在全球芯片产业链中的竞争力。
在2025年RISC-V中国峰会的“高性能计算分论坛”上,Andes晶心科技CEO林志明正式发布了公司最新一代64位RISC-V处理器IP——AX66。该产品基于RISC-V国际基金会最新批准的RVA23 Profile标准,专为高性能计算(HPC)、AI加速及边缘计算等场景优化,标志着RISC-V生态在高性能计算领域的进一步成熟。