基于FPGA的SPWM波形控制器设计

正弦脉宽调制(SPWM)技术在交流调速系统中得到广泛应用,但SPWM的波形生成是应用中一个难点,目前形成SPWM的方法有:(1)由分立元件构成,结构简单,但可靠性和精度均不能满足要求;(2)采用计算机计算或查表方式,省却了硬件电路,但CPU负担很重; (3)采用专用集成电路,如SLE4520、SA4828等,但其功能固定,可扩展性差;(4)采用FPGA(现场可编门阵列),具有速度快、精度高且可以在线编程修改等优点,是一种较好的方案。本文基于SPWM的基本原理,采用Xilinx FPGA芯片XC3S400SPARTEN 3设计一个三相SPWM波形控制器,通过测试得到了良好的波形输出。

1　SPWM原理

SPWM用输出的正弦信号作为调制波,用高频三角波作为载波,控制逆变器的一个桥臂的上、下两个开关管导通与关断。如果在半个正弦周期内,只有上(下)桥臂的开关管反复通断,下(上)桥臂开关管不动作,则称为单极式SPWM。如果在整个周期内,上、下桥臂的开关管交替导通与关断,即上通下断和上断下通的状态反复切换,则称为双极式SPWM。图1给出了双极式SPWM的原理示意图。当载波与调制波相交时,由该交点确定逆变器一个桥臂开关器件的开关动作时刻及开关通断状态,获得一系列宽度不等的正负矩形脉冲电压波形。该脉冲序列的特点是等幅不等宽,其宽度按正弦规律变化;在正弦波半个周期内,正负脉冲的面积总和与正弦波的面积相等。SPWM调制的理论基础是面积等效原则,图1中横轴代表时间,因此SPWM的理论依据实际是时间平均等效原理。

可以证明,当脉冲数足够多时,可以认为逆变器输出电压的基波幅值和调制波幅值是相等的,即SPWM逆变器输出的脉冲波的基波幅值就是调制时要求的等效正弦波。

2　SPWM波形控制器设计

系统由直接频率生成器产生低频正弦信号,然后与累加累减计数器产生的数字高速三角波进行高速比较而产生SPWM,再经过死区控制模块产生死区。

2.1　系统构图

图2是SPWM波形控制器结构框图。

2.2　SPWM波形产生设计

SPWM波是根据三角载波与正弦调制波的交点而得到的一系列脉冲,其幅度不变而宽度按正弦规律变化。利用FPGA生成SPWM信号,需要将数字三角载波数据与正弦调制波数据进行实时比较。当三角波计数器数据比正弦调制波数据大时,输出1;当三角波计数器数据比正弦调制波数据小时,输出0。由此可以产生宽度按正弦变化但幅度不变的SPWM信号。

图3为SPWM模块的原理图,其中的DDStest为直接数字合成(direct digital synthesizer,DDS)模块,CLK是系统时钟,Phase_init[28:0]为初始相位控制字,Phase_in [28:0]是频率控制字,SINE[7:0]是直接频率生成器的8位正弦数据输出。CJ8CE为累加累减计数器产生等腰三角波作为载波信号,Q[7:0]为计数器输出。COMP8是SPWM生成器,也就是高速比较器,EQ为比较器输出,即是SPWM波形输出。当SINE [7:0] > Q [7: 0]时,比较器COMP8的输出EQ为1;SINE[7:0]≤Q[7:0],比较器COMP8的输出EQ为0。

2.3　DDS设计

DDS是从相位的概念出发直接合成所需波形的一种频率合成技术。直接频率合成器由相位增量器、相位累加器和波形存储器等构成,如图4所示。

图4中:Δθ为频率控制字,为相位增量;B(d)为相位累加器输出,在参考时钟CLK的作用下,以Δθ的步长作为累加,输出n位二进制码;θ0是相位控制字,n位相位控制字与n位B(d)相加后,截取高d位数据,做为正弦查找表ROM的地址,对波形ROM进行寻址,得到n位二进制正弦值。DDS的输出频率fout为

式中fclk为参考时钟频率。本系统要求fout的变化范围为10~60 Hz,当fout=10 Hz时,有

当fout=60 Hz时,有

Δθ的变化范围在108°~644°之间时,可以输出频率为10 ~60Hz的正弦波。DDS生成的RTS级原理图见图5。

图5中,CLK为系统时钟,左边第一个Dtrip29是触发器,Phase_in为频率控制字,Add29是相位累加器,右边Add29是波形控制器,其输入信号Phase_init是初始相位控制字,控制产生三相输出120°相位差。SineRom128为8位128个数据的正弦函数表,根据相位对ROM寻址查表得出8位二进制正弦数据。

3　三相SPWM波形仿真

在ISE simulator中对所设计的SPWM波形控制器进行了仿真,仿真结果见图6。其中Clk为系统时钟,Rst为系统复位,TrigonData[7:0]为计数器输出。SpwmOut与SpwmOutNeg输出的等幅脉宽随正弦变化的SPWM信号,SinData[7:0]是DDS输出的8位正弦表数据。

从图6中可以看到系统的半周期为25 ms,也就是说频率为20 Hz.通过仿真知道时序满足设计的要求。

4　波形测试

4.1　三相SPWM波形相位测试

用示波器测试了AB相的电压波形信号。图7为20 Hz的SPWM信号发生器输出波形图,可见其脉宽随正弦变化。

由图7可以看出:SPWM的周期为50 ms;2通道超前1通道大约为16.6 ms,也就是AB相之间相位相差120°,同样检测AC和BC相的波形,都满足相互成120°。可以看出SPWM输出波形两两相差120°,符合相差要求。

4.2　滤波后的波形输出

系统外加一个截至频率为1.6 kHz的低通滤波器,用示波器观测输出波形见图8。

图8中SPWM的周期为50 ms。经过一个低通滤波器后输出为20 Hz的正弦波,峰峰值为3.3 V。且波形基本无失真,验证了SPWM输出波形的正确性。改变频率,观察SPWM的不同频率下的输出,输出的频率见表1。

从表1可以看出,系统输出的SPWM频率可控,频率误差为0.1 Hz。

5　结论

利用FPGA的高速、高集成度、易于编程的特点,设计一个SPWM波形控制器,既可以生成三相SPWM波形,也可以产生单相SPWM,只需改变程序即可。仿真和测试验证了设计的有效性,可以很方便地和单片机构成通用的交流调速系统,具有较好的应用价值。