发布成功
已关闭
如图所示,在FPGA内部做两种视频流缩小算法模块,图中左边是将1920*1080@25Hz的RGB888图像信号缩小为指定分辨率大小的视频流数据,输出至FIFO,总行场大小2034*1102,像素时钟54MHz。图中右边是将1280*1024@50Hz的灰度图像信号缩小为指定分辨率大小的视频流数据,输出至FIFO,总行场大小740*1216,数据有效为640*1024,2TAP,像素时钟45MHz。FPGA为高云的GW2A-55K系列。
1、我爱方案网是会员制服务,服务商通过竞标后即可联系雇主;
2、项目预算与报价不代表最终成交价格,成交价以双方协商为准;
3、平台提供设计项目对接服务,希望促成高效合作,对交易双方不收取佣金,谢谢留意!