一键发布任务
获取验证码

抵抗疫情共度难关,发布项目即可参与百万项目补贴。点击查看活动详情>>

返回

发布成功


赞赏作者

赞赏金额:

  • ¥2
  • ¥5
  • ¥10
  • ¥50
  • ¥100
  • ¥200

支付金额:5

支付方式:

微信支付

赞赏成功!
你的赞赏是对作者最大的肯定~?

当前位置 : 首页 > 方案讯 > 方案讯详情
ADC时钟信号特征和AXI单向通道
发布时间:2020-09-25 阅读量:267 来源:我爱方案网 作者:我爱方案网

采集时间是从释放保持状态(由采样-保持输入电路执行)到采样电容电压稳定至新输入值的1 LSB范围之内所需要的时间。ADC中的孔径延迟(tAD)是从时钟信号的采样沿(下图中为时钟信号的上升沿)到发生采样时之间的时间间隔。当ADC的跟踪-保持切换到保持状态时,进行采样。

 

image.png


孔径延迟(红色)和抖动(蓝色)。孔径抖动孔径抖动 (tAJ) 是指采样与采样之间孔径延迟的变化。典型的ADC孔径抖动值远远小于孔径延迟值。标准二进制是一种常用于单极性信号的编码方法。二进制码(零至满幅)的范围为从全0 (00...000)到全1的正向满幅值(11...111)。中间值由一个1 (MSB)后边跟全0 (10...000)表示。该编码类似于偏移二进制编码,后者支持正和负双极性传递函数。

 

双极性输入术语“双极性”表示信号在某个基准电平上、下摆动。单端系统中,输入通常以模拟地为基准,所以双极性信号为在地电平上、下摆动的信号。差分系统中,信号不以地为基准,而是正输入以负输入为参考,双极性信号则指正输入信号能够高于和低于负输入信号。

共模抑制(CMRR)共模抑制是指器件抑制两路输入的共模信号的能力。共模信号可以是交流或直流信号,或者两者的组合。共模抑制比(CMRR)是指差分信号增益与共模信号增益之比。CMRR通常以分贝(dB)为单位表示。

 

串扰表示每路模拟输入与其它模拟输入的隔离程度。对于具有多路输入通道的ADC,串扰指从一路模拟输入信号耦合到另一路模拟输入的信号总量,该值通常以分贝(dB)为单位表示;对于具有多路输出通道的DAC,串扰是指一路DAC输出更新时在另一路DAC输出端产生的噪声总量。微分非线性(DNL)误差对于ADC,触发任意两个连续输出编码的模拟输入电平之差应为1 LSB (DNL = 0),实际电平差相对于1 LSB的偏差被定义为DNL。对于DAC,DNL误差为连续DAC编码的理想与实测输出响应之差。理想DAC响应的模拟输出值应严格相差一个编码(LSB)(DNL = 0)。(DNL指标大于或等于1LSB保证单调性。)

 

AXI 能够使SoC 以更小的面积、更低的功耗,获得更加优异的性能。AXI 获得如此优异性能的一个主要原因,就是它的单向通道体系结构。单向通道体系结构使得片上的信息流只以单方向传输,简化时钟域间的桥接,减少门数量。当信号经过复杂的片上系统时,减少延时。支持多项数据交换。通过并行执行猝发操作,极大地提高了数据吞吐能力,可在更短的时间内完成任务,在满足高性能要求的同时,又减少了功耗。使用字节线来支持非对齐的数据传输,使用基于burst的传输,只需传输首地址,支持多种寻址方式,支持乱序传输。

 

image.png


独立的地址和数据通道,分离的地址/控制、数据相位。地址和数据通道分开,能对每一个通道进行单独优化,可以根据需要控制时序通道,将时钟频率提到最高,并将延时降到最低。分离的读、写数据通道,能提供低功耗DMA。增强的灵活性。AXI技术拥有对称的主从接口,无论在点对点或在多层系统中,都能十分方便地使用AXI技术,允许容易的添加寄存器级来进行时序收敛。


文章评论

您需要登录才可以对文章进行评论。

没有账号?立即注册

最新活动
意见反馈
取消
请输入正确的手机号码!