手机端
or

欢迎您加入我爱方案网QQ群

1.智能产品外包服务群(311606115)
2.嵌入式项目开发群(491609563)

Altera首款SOC器件的四大优势

我爱方案网| Altera,SOC,汽车电子| 2012-12-21
221 收藏
分享到: 
每日精选
热门推荐

【导读】 “ARM+FPGA”的SOC已不是一个新感念,但是Altera国际市场部总监李俭介绍Altera兽狂SOC器件采用28nm工艺,集成了二颗Cortex-A9以及FPGA逻辑,与竞争对手相比,具有四大优势——实时性、可靠性,IP的保护以及灵活性……


ALtera正式发售其兽狂SOC器件Cyclone V SoC。该器件采用28nm工艺,集成了二颗ARM Cortex-A9处理器内核以及FPGA逻辑,无线通信、工业、视频监控、汽车和医疗设备市场的嵌入式开发将成为该款产品重要的应用指向。

“细节”体现优势

在市场的推动下,这种“ARM+FPGA”的SOC产品已经不是一个新感念,且早先已经有其他FPGA厂商推出相似的产品。但是Altera国际市场部总监李俭先生在介绍Altera推出的SOC产品时特别强调,与竞争对手相比,Altera在几个方面做得“非常专”,因此使得期间具有了特殊的优势。这主要体现在四个方面:实时性、可靠性,IP的保护以及灵活性四点。

1

图一,Altera首款SOC内嵌两个ARM Cortex-A9内核

首先在实时性方面,Cyclone V SoC采用了128比特的内部总线,是业界正在使用的SoC的两倍,这样的内存控制模块,确保了FPGA和CPU之间有足够的带宽进行沟通。

在可靠性方面,该器件对所有的内存接口可以提供ECC 32位的保护。李俭还特别强调,由于产品可以灵活地选择从FPGA启动,或者从CPU启动,这大大提升了在工业应用中的可靠性。“举个例子,马达控制板和高电压驱动部分是对联的,如果说在启动的过程中,接口的部分如果属于不确定的因素,可能会伤害高电压的部分。用FPGA先启动,FPGA迅速的把它的接口部分定位在稳定的状态,就可以保护高电压的部分。这其中很多设计的技巧,架构细节的考虑都在芯片里面,这是可靠性的部分。” 李俭说。

在IP的保护方面,Altera的SOC器件提供了两层保护——由于采用了CPU+FPGA的架构,功能在两者之间的分配是灵活的,因此无非通过简单的代码拷贝获得IP,这是第一层保护;第二层保护是在FPGA里面设立了一个加密引擎,如果通过FPGA启动,代码先经过FPGA的加密引擎再启动CPU,代码是无法拷出来的。

此外,灵活性方面主要体现在接口资源上,ARM的IO和FPGA的IO灵活互相调用,完全透明。李俭认为,正是号上面这些细节上的雕琢,确保了Altera SOC器件的竞争优势。他还透露,在接下来20nm的SOC器件中,主频会从目前的800MHz提升到1.5MHz;在接口方面,DSP越来越强大,会集成更多的软核的IP给客户做一个参考设计。

全新开发软件工具

不过,在FPGA这个寡头竞争的市场,硬件上的竞赛总是此起彼伏,今天的优势,明天可能就显得不足为奇了。因此要想赢得市场,还需要更多的筹码。
Altera将宝押在了开发工具上——此次与首款SOC产品同期发布的,还有一款Altera与ARM联合开发的Altera版本的DS-5自适应嵌入式软件工具包。合作双方都对此款产品的推出做出了积极地评价,认为该工具将打破开发过程中FPGA与CPU嵌入式开发中的调试壁垒,使得开发流程更为简便高效,借此可以大大加速Altera SOC期间的市场渗透进程。

李俭介绍说,传统的基于ARM的芯片中,逻辑电路都是固定的,因此除了CPU核以外,其他的配置都是固定的,比如说内存的映射、比特的定义等,开发时把固定的信息交给CPU,CPU在做软件的时候就可以规避可能的冲突。但是FPGA SOC的情况截然不同,器件厂商无法预测客户会将FPGA作何用途,它的接口在不断的变化,它的硬件加速器的功能也在变化,这就注定了内存的映射有可能变化,它的比特域也会变化,这时候如果CPU没有一个方式能够适应这种变化,它做出来的软件设计就有可能会冲突。这也就是开发一种“自适应”的CPU开发调试工具的意义所在。

 

传统的开发流程中,FPGA的硬件开发与CPU的软件开发存在着明显的壁垒——没有单一的工具/电缆可以同时实现CPU和FPGA域的可视化及控制功能;没有办法实现CPU和FPGA交叉出发,以及硬件和软件的关联;没有固定的调试器能够满足变化的FPGA硬件需求。

Altera版本的DS-5很哈地解决了这些问题。ARM 中国销售总监刘润国先生介绍说,该工具可实现单一USB-Blaster连接目标期间实现软甲和硬件调试;自动建立GPGA外设的寄存器试图;非置入式跟踪与应用程序事件和FPGA硬件事件相关的CPU软件指令;CPU和FPGA域之间的硬件交叉触发;同时调试和跟踪ARM内核以及在FPGA上综合的SoreSight兼容IP核,体现了跨域调试;通过Streamline进行CPU和FPGA之间的总线数据流以及软件负载的统计分析。

2

图二,ALtera版DS-5开发调试工具架构

之所以能够得到这样的合作成效,李俭认为一方面是双方在战略层面上的共识,另一方面Altera在器件的设计上做了特殊的安排,“你看到之所以我们能够做到软硬件协同,主要是我们芯片里面设计了一些专有的技术,使得DS-5能够调用很多信息。举个例子,我们在芯片的设计使得我们可以把硬件完整的信息能够发送出去,这是我们在Quartus II已经在使用的技术,我们把这个技术开放给ARM,使得DS-5能够读这个硬件。我们设计的过程中使用了ARM CoreSight的一些规范,使得我们可以接收DS-5的性能,能够把信息反馈给DS-5,在20纳米器件中我们也会用这个技术。”李俭说。

这同样也给Altera在市场竞争上带来信心,李俭认为,不排除竞争对手在未来会开发出类似的开发工具,但是在现有的产品中是无法实现了,因为竞争对手在期间的设计时没有预置与CPU开发工具对接的技术。

以软件开发工具作为竞争的推进器——李俭认为,这样的策略已经显现出作用,他举例说,他们曾经拜访过一个国内领先的工业控制客户,他们已经使用市场上现有的FPGA SoC近一年,且从性能上能够满足他们的需求,但最令其痛苦的就是系统的开发调试,通常会占用60%-70%的时间,用现有的调试工具,每次硬件的变化必须手工的去跟CPU做更新,只要犯一点错整个系统就崩溃。而当客户听到这种“自适应”开发工具的概念后,非常感兴趣,表示如果能够提供这样的调试工具,就会转到Altera的平台上。

深圳市中电网络技术有限公司 Copyright© www.52solution.com 粤ICP备10202284号